Machine Translated by Google

HS574A/SP674A
®

Convertidores A/D de muestreo de 12 bits

■ Convertidores A/D completos de 12 bits con muestra–

Salidas de retención, referencia, reloj y triestado
■ Baja disipación de energía: 110 mW máximo
■ Sobretemperatura de linealidad de 12 bits
■ Tiempo de conversión rápido:

25 µs máx. (HS574A)
15 µs máx. (SP674A)
■ Construcción monolítica

DESCRIPCIÓN…

Las series HS574A/SP674A son convertidores A/D completos de aproximación sucesiva de 12 bits.
Integrado en un solo troquel con pestillos de salida de tres estados, una referencia interna, un reloj y una muestra.
sostener. Presentan linealidad de 12 bits sobre temperatura, baja disipación de energía y conversión rápida.
tiempo. Están disponibles en rangos de temperatura comerciales y militares.

STS DB11 DB10 DB9 DB8 DB7 DB6 DB5 DB4 DB3 DB2 DB1 DB0 DGND

28 27 26 25 24 23 22 21 20 19 18 17 dieciséis 15

mordisquear un MORDEDOR B mordisquear c

TRES ESTADOS AMORTIGUADORES Y CONTROL

SAR de 12 BITS

12 bits
CAPACIDAD
COMP CAD
OSC

COMPENSACIÓN/GANANCIA

RECORTAR

ÁRBITRO
LÓGICA DE CONTROL

7.5K
15K 7.5K 15K

CAROLINA DEL NORTE

7.5K

1 2 3 4 5 6 7 8 9 10 11 12 13 14

VLOGIC 12/8 CS A0 R/C CE VCC REF REFERENCIA AGND VEE BIP 10V 20V
AFUERA EN APAGADO EN EN

HS574A/SP674A Convertidores A/D de muestreo de 12 bits © Copyright 2000 Sipex Corporación

1
Esta hoja de datos se ha descargado de http://www.digchip.com en esta página
Machine Translated by Google

ÍNDICES ABSOLUTOS MÁXIMOS

VCC a común digital ................................................ .... 0 a +16,5V

VLOGIC a común digital ................................................ ..... 0 a +7V
Común analógico a común digital ........................................ ±1V
Entradas de control al común digital ................. –0,5 V a VLOGIC +0,5 V
(CE, CS, A0 , 12/8, R/C)
Entradas analógicas a común analógico ................................ ±16,5 V PRECAUCIÓN:

(REF ENTRADA, BIP APAGADO, 10VIN) Dispositivo sensible a ESD (descarga electrostática).

20VIN a común analógico ................................................ ........ ±24V Pueden producirse daños permanentes en dispositivos
REF OUT ................................................ Indefinido corto a común desconectados sujetos a alta energía.
campos electrostáticos. Los dispositivos no utilizados deben ser
Corto momentáneo a VCC almacenados en espuma conductora o derivaciones.
Disipación de potencia ................................................ ............. 1000mW
El personal debe estar adecuadamente conectado a tierra antes
Temperatura del cable, soldadura ................................ 300˚C, 10 segundos de manipular este dispositivo. La espuma protectora debe
ΘJ/C ................................................ ................................... 45˚C/W
descargarse en el enchufe de destino antes de retirar los
MTBF–25˚C Base terrestre ................................ 2,915 millones de horas dispositivos.
MTBF–125˚C Lanzamiento del misil ........................ 10,16 mil horas

• Las entradas que superen +30% o –30% de FS provocarán un rendimiento errático.

ESPECIFICACIONES
(Típico a 25 °C con VCC = +15 V, VEE = 0 V, VLOGIC = +5 V a menos que se indique lo contrario)

PARÁMETRO MÍN. TIPO. MÁX. UNIDAD CONDICIONES

RESOLUCIÓN
Todos los modelos 12 bits
ENTRADAS ANALÓGICAS

Rangos de entrada
Bipolar ±5, ±10 0 V
unipolar a +10, 0 a +20 V
Impedancia de entrada
Entrada de 10 voltios 3.75 6.25 KΩ
Entrada de 20 voltios 15 25 KΩ
ENTRADAS DIGITALES

Entradas lógicas CE, CS R/C, AO, 12/8

Lógica 1 +2,4 Lógica 0 –0,3 Capacitancia +5,5 V
de corriente 12/8 Entrada de control +0,8 V
SALIDAS ±0,1 ±50 Entrada de 0 V a +5,5 V
DIGITALES 5 µApF
Conexión fija a VLOGIC o DIGITAL COMMON (solo SP574A)

Salidas lógicas DB11–DB0, STS

Lógica 1 +2.4 V FUENTE ≤ 500 µA
Lógica 0 +0,4 V TINTA ≤ 1,6 mA
Fuga (estado Z alto) ±40 µA Solo bits de datos
Capacidad 5 pF
Códigos de salida de datos paralelos
unipolar Binario verdadero positivo
Bipolar Binario de compensación verdadera positiva

REFERENCIA
Interno 10,00 ±0,1 V
Corriente de salida 2 mA Nota 1
TIEMPO DE CONVERSIÓN
HS574A
Conversión de 12 bits 13 25 µs
Conversión de 8 bits 10 19 µs
SP674A
Conversión de 12 bits 9 15 µs
Conversión de 8 bits 6 11.25 µs

HS574A/SP674A Convertidores A/D de muestreo de 12 bits © Copyright 2000 Sipex Corporación

2
Machine Translated by Google

ESPECIFICACIONES (Típico (continuado)

a 25 °C con VCC = +15 V, VEE = 0 V, VLOGIC = +5 V a menos que se indique lo contrario)
PARÁMETRO MÍN. TIPO. MÁX. UNIDAD CONDICIONES
EXACTITUD
Error de linealidad a 25°C
–J, –S ±1,0 LSB a 25°C y TMIN a TMAX
–K, –L, –T, –U ±0,5 LSB a 25°C y TMIN a TMAX
Error de linealidad diferencial Nota 2
–J, –S 11 Trozos a 25°C
11 bits TMIN a TMAX
–K, –L, –T, –U 12 Trozos a 25°C
12 bits TMIN a TMAX
Compensar Nota 3
unipolar ±2 LSB
Bipolar
–J, –S ±10 LSB
–K, –L, –T, –U ±4 LSB
Error de escala completa (ganancia) % de escala total; TMIN a TMAX
±0,3 %FS Nota 4
–J ±0,5 %FS Sin ajuste a 25°C
±0,22 %FS Con ajuste a 25°C
–K ±0,4 %FS Sin ajuste a 25°C
±0,12 %FS Con ajuste a 25°C
–L ±0,35 %FS Sin ajuste a 25°C
±0,05 %FS Con ajuste a 25°C
­S ±0,8 %FS Sin ajuste a 25°C
±0,5 %FS Con ajuste a 25°C
–T ±0,6 %FS Sin ajuste a 25°C
±0,25 %FS Con ajuste a 25°C
–U ±0,4 %FS Sin ajuste a 25°C
±0,12 %FS Con ajuste a 25°C
ESTABILIDAD
Compensación unipolar
–J ±10 ppm/°C TMIN a TMAX
–K, –L, –S ±5 ppm/°C TMIN a TMAX
–T, –U ±2,5 ppm/°C TMIN a TMAX
Compensación bipolar
–J, –S ±10 ppm/°C TMIN a TMAX
–K, –L, –T ±5 ppm/°C TMIN a TMAX
–U ±2,5 ppm/°C TMIN a TMAX
Ganancia (factor de escala)
–J, –S ±50 ppm/°C TMIN a TMAX
–K, –T ±25 ppm/°C TMIN a TMAX
–L, –U ±10 ppm/°C TMIN a TMAX
PSRR
VLOGICA ±0,5 LSB +4,5 V ≤ VLÓGICO ≤ +5,5 V
VCC Nota 5
–J, –S ±2 LSB
–K, –L, –T, –U ±1 LSB
REQUERIMIENTOS DE ENERGÍA
VLOGICA +4.5 +5.5 V
ILÓGICA
HS574A mamá

SP674A 11 mamá

VCC +11.4 3 3 +16.5 V

ICC
HS574A 7 9 mamá

SP674A 7 9 mamá

HS574A/SP674A Convertidores A/D de muestreo de 12 bits © Copyright 2000 Sipex Corporación

3
Machine Translated by Google

ESPECIFICACIONES (continuado)
(Típico a 25 °C con VCC = +15 V, VEE = 0 V, VLOGIC = +5 V a menos que se indique lo contrario)

PARÁMETRO MÍN. TIPO. MÁX. UNIDAD CONDICIONES

Disipación de potencia
HS574A 110 150 mW
SP674A 110 150 mW
AMBIENTAL
Rango de temperatura de funcionamiento
–J, –K, –L +70 °C
–S, –T, –U 0 –55 +125 °C
Rango de temperatura de almacenamiento
–J, –K, –L –40 +85 °C
­COMO TU –65 +150 °C

Notas:
1. Disponible para cargas externas. La carga externa no debe cambiar durante la conversión. Al suministrar un
carga externa y funcionando con un suministro de +12 V, se debe proporcionar un amplificador buffer para la referencia
producción.
2. Resolución mínima para la que no se garantiza que falten códigos.
3. Calibración
Ajustable externamente a cero. Ver información.
4. Resistencia fija de 50Ω entre REF OUT y REF IN.
5. +13,5 V ≤ VCC ≤ +16,5 V o +11,4 V ≤ VCC ≤ +12,6 V.
6. Las especificaciones son idénticas para todos los modelos a menos que se indique lo contrario.

ASIGNACIONES DE PIN...
FUNCIÓN PIN FUNCIÓN PIN

1 VLOGICA 28 SAS

2 12/8 27 DB11(MSB)

3 CS 26 DB10

4 A0 25 DB9

5 control remoto 24 DB8

6 CE 23 DB7

7 VCC 22 DB6

8 REF FUERA 21 DB5

9 ANA TIERRA (CA) 20 DB4

10 REFERENCIA EN 19 DB3

11 CAROLINA DEL NORTE* 18 DB2

12 BIP APAGADO 17 DB1

13 10VIN dieciséis
DB0(LSB)

14 20VIN 15 EXCAVAR. Tierra

*HS574A: este pin no está conectado al dispositivo; él

se puede conectar a –15 V, a tierra o dejar flotando.
*SP674A – Este pin no está conectado al dispositivo; El VEE se
genera internamente.

HS574A/SP674A Convertidores A/D de muestreo de 12 bits © Copyright 2000 Sipex Corporación

4
Machine Translated by Google
CARACTERÍSTICAS…
Los HS574A/SP674A cuentan con rangos de entrada
bipolares y unipolares estándar de 10 V y 20 V. Los rangos
de entrada están controlados por un pin de compensación
bipolar y recortados con láser para una linealidad, ganancia
y precisión de compensación específicas. Los requisitos de
energía son de +5 V y de +12 V a +15 V con una disipación
máxima de 150 mW en los voltajes especificados. Se
encuentran disponibles tiempos de conversión de 8 µs, 10
µs, 15 µs y 25 µs, al igual que unidades con coeficientes de
temperatura de 10, 25 o 50 ppm/°C para una adaptación
flexible a los requisitos de aplicaciones específicas.
Los HS574A/SP674A están disponibles en seis grados de
producto para cada tiempo de conversión. Los modelos –J,
–K y –L se especifican en un rango de temperatura comercial
de 0˚C a + 70˚C; Los modelos –S, –T y – U se especifican
en el rango de temperatura militar de –55˚C a +125˚C.
También está disponible el procesamiento de acuerdo con
MIL–STD–883C.
Los HS574A/SP674A están empaquetados en un CerDIP
de 28 pines. Consulte con la fábrica para conocer otras
opciones de embalaje.
FUNCIONAMIENTO DEL CIRCUITO…
Los HS574A/SP674A son convertidores analógicos a
digitales completos de 12 bits con referencia de voltaje
integral, comparador, registro de aproximación sucesiva
(SAR), muestreo y retención, reloj, buffers de salida y
circuitos de control. El alto nivel de integración del HS574A/
SP674A significa que requieren pocos componentes externos.
Cuando la sección de control del HS574A/SP674A inicia un
comando de conversión, el reloj se habilita y el registro de
aproximación sucesiva se restablece a todos ceros. Una
vez que comienza el ciclo de conversión, no se puede
detener ni reiniciar y los datos no están disponibles en los
buffers de salida.
El SAR, cronometrado por el reloj, secuencia el ciclo de
conversión y devuelve una bandera de fin de conversión a
la sección de control del ADC.
Luego, la sección de control desactiva el reloj, el estado de
salida pasa a nivel bajo y la sección de control se habilita
para permitir que los datos se lean mediante un comando
externo.
El CDAC interno HS574A/SP674A de 12 bits es secuenciado
por el SAR comenzando desde el MSB hasta
HS574A/SP674A Convertidores A/D de muestreo de 12 bits
5
el LSB al comienzo del ciclo de conversión para proporcionar
un voltaje de salida del CDAC que sea igual al voltaje de la
señal de entrada (que se divide por la red divisora de voltaje
de entrada).
El comparador determina si la suma de cada voltaje de bit
ponderado sucesivamente hace que la suma del voltaje de
salida CDAC sea mayor o menor que el voltaje de entrada;
si la suma es menor, se deja el bit; si es más, el bit se
desactiva.
Después de probar todos los bits, el SAR contiene un código
binario de 12 bits que representa con precisión la señal de
entrada dentro de ±1 ∕ LSB.
2
La referencia interna proporciona la referencia de voltaje al
CDAC con una excelente estabilidad en temperatura y
tiempo. La referencia se recorta a 10,00 voltios ±1 % y puede
suministrar hasta 2 mA a una carga externa además de la
requerida para controlar la resistencia de entrada de
referencia (1 mA) y la resistencia de compensación (1 mA)
cuando se opera con suministros de ±15 V. Si el HS574A/
SP674A se utiliza con suministros de ±12 V, o si se debe
suministrar corriente externa en todo el rango de temperatura,
se recomienda un amplificador buffer externo. Cualquier
carga externa en la referencia HS574A/SP674A debe
permanecer constante durante la conversión.
El muestreo y retención es una función predeterminada en
virtud de la arquitectura CDAC. Por lo tanto, la mayoría de
las especificaciones S/H están incluidas dentro de las
especificaciones A/D.
Función de muestreo y retención Aunque
no existe un circuito de muestreo y retención en el sentido
clásico, la naturaleza de muestreo del DAC capacitivo hace
que el HS574A/SP674A parezca tener un circuito de
muestreo y retención incorporado. Esta acción de muestreo
y retención aumenta sustancialmente la utilidad del HS574A/
SP674A sobre la de dispositivos similares de la competencia.
Tenga en cuenta que aunque el usuario puede utilizar una
muestra y retención externa para entradas de muy alta
frecuencia, la muestra y retención interna aún proporciona
una función de aislamiento muy útil. Una vez que la
capacitancia CDAC toma la muestra interna, la entrada del
HS574A/SP674A se desconecta de la entrada. Esto evita
que los transitorios que ocurren durante la conversión se
apliquen al búfer adjunto. Todos los demás circuitos 574/674
provocarán una corriente de carga transitoria en
© Copyright 2000 Sipex Corporación
Machine Translated by Google
dv
∆VERROR = ∆t
dt
MUESTRA
PUNTO
∆VERROR
∆t
Figura 1. Incertidumbre de apertura
la entrada que alterará la salida del búfer y puede agregar
error a la conversión misma.
Además, el aislamiento de la entrada después del tiempo
de adquisición en el HS574A/SP674A le permite al usuario
liberar la retención en una muestra y retención externa y
comenzar a rastrear la siguiente muestra. Esto aumentará
el rendimiento del sistema con los componentes existentes
del usuario.
Cuando se utiliza un S/H externo, el HS574A/SP674A
actúa como cualquier otro dispositivo tipo 574 porque el
S/H interno es transparente. La función de muestreo/
retención en el HS574A/SP674A es inherente a la
estructura del capacitor DAC y sus características de
sincronización están determinadas por el reloj generado
internamente. Sin embargo, para la operación del
multiplexor, el S/H interno puede eliminar la necesidad de
un S/H externo. La operación de la función S/H es interna
al HS574A/SP674A y se controla a través de la línea de
control R/C normal (consulte la Figura 3). Cuando la línea
R/C hace una transición negativa, el HS574A/SP674A
inicia la sincronización del muestreo y la conversión. Los
dos primeros ciclos de reloj se asignan a la señal.
25pF
REQ = 4KΩ en cualquier rango.
T = REQ x CEQ = 100 ns.
Figura 2. Circuito de entrada SP574A equivalente
HS574A/SP674A Convertidores A/D de muestreo de 12 bits
6
CE
control remoto
t
(ACQ)
ADQUISICIÓN
TIEMPO
ESPERAR ESPERAR
CONVERSIÓN
CONVERTIR SEÑAL LECTURA DEL AUTOBÚS
Número de bastidor
TIEMPO DE ADQUISICIÓN =
TIEMPO DE RETARDO DE APERTURA =
VOLTAJE CDAC 0,12 x tCONVERTIR
0 VOLTIOS
Figura 3. Función de muestreo y retención
adquisición de la entrada por parte del CDAC (este tiempo
se define como tACQ). Después de estos dos ciclos, se
toma y retiene la muestra de entrada. La conversión A/D
sigue este ciclo con la duración controlada por el ciclo del
reloj interno, que está determinado por el modelo de
producto específico. Tenga en cuenta que debido a que
la muestra se toma en relación con la transición R/C,
tACQ es también el tradicional "retraso de apertura" de
esta muestra interna y retención.
Dado que tACQ se mide en ciclos de reloj, su duración
variará con la frecuencia del reloj interno. Esto da como
resultado un TACQ = 2,9 µs ±1,1 µs entre unidades y
sobretemperaturas.
Los errores de compensación, ganancia y linealidad del
circuito S/H, así como los efectos de su tasa de caída, se
incluyen en las especificaciones generales del HS574A/
SP674A.
USO DEL Circuito de interfaz típico de la
SERIE SPX74A El HS574A/
SP674A es un convertidor A/D completo que está en
pleno funcionamiento cuando se enciende y se emite una
señal de inicio de conversión. Sólo se necesitan unos
pocos componentes externos. La Figura 4 muestra un
circuito de interfaz típico para operar el HS574A/SP674A
en un modo de entrada unipolar.
La Figura 5 muestra un circuito de interfaz típico para
operar el HS574A/SP674A en un modo de entrada
bipolar. En las siguientes secciones se proporciona más
información sobre estas conexiones, pero primero algunas
consideraciones sobre la disposición de la placa para
lograr el mejor funcionamiento.
Para cada aplicación de este dispositivo, se debe prestar estricta
atención al desacoplamiento de la fuente de alimentación, al
diseño de la placa (para reducir la captación entre señales analógicas)
© Copyright 2000 Sipex Corporación
Machine Translated by Google

BITS DE SALIDA

MSB LSB
27 26 25 24 23 22 21 20 19 18 17 16

2
12/8
3 mordisquear un MORDEDOR B mordisquear c
CS
4 CONTROL
A0 TRES ESTADOS AMORTIGUADORES Y CONTROL
LÓGICA
5
control remoto

6
CE

12–BITS

28
OSCILADOR SAR de 12 BITS SAS
R1 +5V
1 VLOGICA
100K
­15V +15V
12–BITS
ESTROBOSCÓPICO
1 µF
10V
0 A 10V
EN 13 15 DGND
MUESTRA/MANTENER CDAC COMP
COSA ANÁLOGA 20V
100K
ENTRADAS EN 14 MSB LSB

PBI
0 A 20V
APAGADO
12

100

VREF ÁRBITRO COMPENSACIÓN/GANANCIA

AFUERA 8 ÁRBITRO RED DE RECORTE
AMPERIO

R2
100

10

VREF
EN

VCC 7 11

1 µF
+15V 9

AGND SIN CONEXIÓN

PERMITIDO

Figura 4. Conexiones de entrada unipolares

y secciones digitales) y puesta a tierra. Se deben considerar Se recomienda en el lado del componente. Mantenga los
la sincronización digital, la calibración y la fuente de señal rastros de señales analógicas alejados de las líneas digitales.
analógica para un funcionamiento correcto. Lo mejor es colocar la placa de PC de manera que haya una
sección analógica y una sección digital con una conexión a
Para lograr la precisión especificada, se utiliza una placa de tierra de un solo punto entre las dos a través de un cordón de
circuito impreso de doble cara con un plano de tierra de cobre. RF. Si esto no es posible, ejecute analógico

BITS DE SALIDA

MSB LSB
27 26 25 24 23 22 21 20 19 18 17 16

2
12/8
3 mordisquear un MORDEDOR B mordisquear c
CS
4 CONTROL
A0 TRES ESTADOS AMORTIGUADORES Y CONTROL
LÓGICA
5
control remoto

6
CE

12–BITS

28
OSCILADOR SAR de 12 BITS SAS
+5V
1 VLOGICA

12–BITS ESTROBOSCÓPICO 1 µF
10V
±5V EN 13 15 DGND
MUESTRA/MANTENER CDAC COMP
COSA ANÁLOGA 20V
ENTRADAS ±10V EN 14 MSB LSB

PBI
APAGADO
12

100
R1

VREF ÁRBITRO COMPENSACIÓN/GANANCIA

AFUERA 8 ÁRBITRO RED DE RECORTE
AMPERIO

100
R2
10
VREF
EN

VCC 7 11

1 µF
+15V 9
AGND SIN CONEXIÓN
PERMITIDO

Figura 5. Conexiones de entrada bipolares

HS574A/SP674A Convertidores A/D de muestreo de 12 bits © Copyright 2000 Sipex Corporación

7
Machine Translated by Google
señales entre trazas de tierra y líneas digitales cruzadas en
ángulo recto únicamente.
Consideraciones de conexión a tierra
Cualquier ruta a tierra desde la tierra analógica y digital debe
tener la menor resistencia posible para adaptarse a las
corrientes de tierra presentes en este dispositivo.
La corriente de tierra analógica es de aproximadamente 6
mA CC, mientras que la tierra digital es de 3 mA CC. Los
pines comunes analógicos y digitales deben estar unidos lo
más cerca posible del paquete para garantizar el mejor
rendimiento. Las corrientes dependientes del código fluyen
a través de los terminales VLOGIC y VCC y no a través de
los pines comunes analógicos y digitales.
Fuentes de alimentación
Los voltajes de alimentación para el SPx74A deben
mantenerse lo más silenciosos posible frente a la captación
de ruido y también deben regularse frente a transitorios o
caídas. Debido a que la pieza tiene una precisión de 12 bits,
los picos de voltaje en las líneas de suministro pueden
causar varias desviaciones del LSB en la salida. El ruido de
la fuente de alimentación conmutada puede ser un problema.
Se deben emplear filtros y blindajes cuidadosos para evitar
que el convertidor capte el ruido.
Se necesitan pares de derivación de condensadores desde
cada pin de suministro hasta su respectiva tierra para filtrar
el ruido y contrarrestar los problemas causados por las
variaciones en la corriente de suministro. Un tantalio de 10
µF y un tipo cerámico de 0,1 µF en paralelo entre VLOGIC
(pin 1) y común digital (pin 15), y VCC (pin 1).
BÚFERS DE ENTRADA
12/8
CS
A0
control remoto
CE
COE8
CK
q
D
q
A0 PESTILLO
COE12
Figura 6. Lógica de control SPx74A
HS574A/SP674A
7) y el común analógico (pin 9) es suficiente. El VEE se
genera internamente, por lo que el pin 11 puede conectarse
a tierra o conectarse a un suministro negativo si el SPx74A
se utiliza para actualizar un diseño ya existente.
PROCEDIMIENTOS DE CALIBRACIÓN Y CONEXIÓN
Unipolar El procedimiento
de calibración
consiste en ajustar la salida más negativa del convertidor a su
valor ideal para el ajuste de offset, y luego ajustar la salida más
positiva a su valor ideal para el ajuste de ganancia.
Comenzando con el ajuste de compensación y haciendo referencia a
Figura 4, el punto medio del primer incremento LSB debe
ubicarse en el origen para obtener una salida
código de todos los 0. Para hacer esto, se debe LSB o
2
aplicar al SPx74A una entrada de +1 ∕ +1,22 mV para el
rango de 10 V y +2,44 mV para el rango de 20 V.
Ajuste el potenciómetro de compensación R1 para la transcripción de código.
La posición parpadea entre 0000 0000 0000 y
0000 0000 0001.
El ajuste de ganancia debe realizarse a escala completa
positiva. La entrada ideal correspondiente al LSB
Se aplica el último cambio de código. Esto es 11 ∕ por 2
debajo de la escala nominal completa, que es +9,9963 V
para el rango de 10 V y +19,9927 V para el rango de 20 V.
Ajuste el potenciómetro de ganancia R2 para parpadeo.
entre los códigos 1111 1111 1110 y 1111 1111 1111. Si la
calibración no es necesaria para la aplicación prevista,
reemplace R2 con 50Ω, 1%
resistencia de película metálica y retire el analizador de red.
MORDEDOR B CERO
ANULAR
MORDEDURA A, B
mordisquear c
LEER CONTROL
HDQ
CK
R
DEMORA SAS
Convertidores A/D de muestreo de 12 bits © Copyright 2000 Sipex Corporación
8
Machine Translated by Google
registre la entrada al pin 13 para el rango de 0 V a 10 V o al pin
14 para el rango de 0 V a 20 V.
Bipolar Los
errores de ganancia y compensación enumerados en las
especificaciones se pueden ajustar a cero usando los
potenciómetros R1 y R2 (consulte la Figura 5). Si no es necesario
realizar ajustes, uno o ambos potenciómetros pueden
reemplazarse por una resistencia de película metálica de 50 Ω y 1 %.
Para calibrar, conecte la señal de entrada analógica al pin 13
para un rango de ±5 V o al pin 14 para un rango de ±10 V.
1∕
Primero aplique un voltaje de entrada de CC LSB por encima de
2
la escala completa negativa que sea –4,9988 V para el rango de
±5 V o –9,9976 V para el rango de ±10 V.
Ajuste el potenciómetro de compensación R1 para detectar
parpadeo entre los códigos de salida 0000 0000 0000 y 0000
0000 0001. Luego, aplique un voltaje de entrada de CC 11 ∕
LSB por debajo de la escala completa positiva que es +4,9963
V para el rango ±5 o +9,9927 V para el rango ±10 V.
Ajuste el potenciómetro de ganancia R2 para parpadear entre
los códigos 1111 1111 1110 y 1111 1111 1111.
Alternativa El
potenciómetro R2 de 100 Ω proporciona ajuste de ganancia para
rangos de 10 V y 20 V. En algunas aplicaciones, es más
conveniente una escala completa de 10,24 V (para un LSB de
2,5 mV) o 20,48 (para un LSB de 5,0 mV).
Para estos, reemplace R2 por una resistencia de película
metálica de 50 Ω y 1 %. Luego, para proporcionar un ajuste de
ganancia para el rango de 10,24, agregue un potenciómetro de
200 Ω y una resistencia fija de 95 Ω, todo en serie con el pin 13.
Para el rango de 20,48 V, agregue un potenciómetro de 500 Ω y
una resistencia fija de 200 Ω en serie con el pin 14.
CONTROL DEL SPx74A El SPx74A puede
ser operado por la mayoría de los sistemas de microprocesadores
debido a los pines de entrada de control y la lógica en el chip.
También puede funcionar en modo “independiente” y habilitarse
mediante el pin de entrada R/C. El control total del
microprocesador consiste en seleccionar un ciclo de conversión
de 8 o 12 bits, iniciar la conversión y leer los datos de salida
cuando estén listos. La lectura de salida tiene la opción de elegir
12 bits a la vez u 8 bits seguidos de 4 bits en un formato
justificado a la izquierda. Las cinco entradas de control son
compatibles con TTL/CMOS e incluyen 12/8, CS, A0 , R/C y CE.
El uso
HS574A/SP674A Convertidores A/D de muestreo de 12 bits
El uso de estas entradas para controlar el funcionamiento del
convertidor se muestra en la Tabla 1, y la lógica de control
interno se muestra en un esquema simplificado en la Figura 6.
Inicio de conversión Una
conversión puede iniciarse mediante una transición lógica en
cualquiera de las tres entradas: CE, CS R/C, como se muestra
en la Tabla 1. La última de las tres en alcanzar el estado correcto
inicia la conversión, por lo que una, dos o los tres pueden
controlarse dinámicamente.
El retraso nominal de cada uno es el mismo y los tres pueden
cambiar de estado simultáneamente. Para garantizar que una
entrada particular controle el inicio de la conversión, las otras
dos deben configurarse al menos 50 ns antes. Consulte las
especificaciones de temporización del modo de conversión. El
diagrama de tiempos del modo de conversión se muestra en la
2
Figura 8.
La señal de salida STS es el indicador de estado y sube a nivel
alto sólo cuando hay una conversión en curso.
Mientras STS está alto, los buffers de salida permanecen en un
estado de alta impedancia para que no se puedan leer los datos.
Además, cuando STS es alto, un Iniciar conversión adicional no
restablecerá el convertidor ni reiniciará una conversión. Tenga
en cuenta que si A0 cambia de estado después de que comienza
una conversión, un comando Iniciar conversión adicional
bloqueará el nuevo estado de A0 y posiblemente provocará una
duración de ciclo incorrecta para esa conversión (8 frente a 12
bits).
CE CS R/C 12/8 A0 OPERACIÓN
0x xxx Ninguno
x 1 xxx Ninguno
0 0 x 0 Iniciar conversión de 12 bits
00x1 Iniciar la conversión de 8 bits
1 0 x 0 Iniciar conversión de 12 bits
1 0x1 Iniciar la conversión de 8 bits
10 x 0 Iniciar conversión de 12 bits
10 x1 Iniciar la conversión de 8 bits
101 1 x Habilitar salida de 12 bits
10 1 0 0 Habilitar 8 MSB únicamente
10 1 0 1 Habilita 4 LSB más 4
Ceros finales
Tabla 1. Tabla de verdad de las entradas de control SPx74A
© Copyright 2000 Sipex Corporación
9
Machine Translated by Google

Longitud de conversión Una
transición de inicio de conversión retiene el estado de A0
como se muestra en la Figura 8 y la Tabla 1. El estado
retenido determina si la conversión se detiene con 8 bits
(A0 alto) o continúa durante 12 bits (A0 bajo).
Si se leen los 12 bits después de una conversión de 8 bits,
los tres LSB serán un “0” lógico y DB3 será un “1” lógico.
A0 está bloqueado porque también participa en la habilitación
de los buffers de salida como se explica en otra parte.
Ninguna otra entrada de control está bloqueada.
Del 4 al 7 se fuerzan a cero y los cuatro LSB están
habilitados. El formato de dos bytes es “datos justificados a
la izquierda”, como se muestra arriba, y se puede considerar
que tiene un punto decimal o binario a la izquierda del byte
1.
A0 se puede cambiar en cualquier momento sin dañar el
convertidor. Se garantiza la acción de interrupción antes de
realizar entre los dos bytes de datos. Esto asegura que las
salidas que están conectadas entre sí en la Figura 11
nunca se habilitarán al mismo tiempo.

Operación independiente La
interfaz más simple es una línea de control conectada al R/ En la Figura 11, se puede ver que una operación de lectura generalmente comienza después de que se

C. Los demás controles deben estar vinculados a datos conocidos. completa la conversión y el STS es bajo. Si se necesita acceso anterior, la lectura puede comenzar a

indica lo siguiente: CE y 12/8 están cableados en alto, A0 y más tardar con la suma de los tiempos t DD

CS están cableados en bajo. Los datos de salida llegan en

palabras de 12 bits cada una. Los límites del ciclo de trabajo y tHS antes de que STS baje.
del R/C se muestran en las Figuras 9 y 10. El ciclo de
trabajo puede estar dentro e incluir los extremos mostrados
en las especificaciones. En general, los datos se pueden
leer cuando R/C es alto a menos que STS también sea alto,
lo que indica que hay una conversión en progreso.

Lectura de datos de salida Los

buffers de datos de salida permanecen en un estado de
alta impedancia hasta que se cumplan las siguientes cuatro
condiciones: R/C es alto, STS es bajo, CE es alto y CS es
bajo. Las líneas de datos se activan en respuesta a estas
cuatro condiciones y emiten datos de acuerdo con las
condiciones de las líneas de control 12/8 y A0 . El diagrama
de tiempos para este proceso se muestra en la Figura 11.
Cuando 12/8 está alto, las 12 salidas de datos se activan
simultáneamente y la entrada A0 se ignora. La entrada 12/8 A0
DIRECCIÓN AUTOBÚS

suele estar ligada a valores altos o bajos; Es compatible

28
con TTL/CMOS. Cuando 12/8 está bajo, la salida se separa SAS

2 27
12/8
en dos bytes de 8 bits como se muestra a continuación: 4
DB11 (MSB)
26

A0 25

24

BYTE 1 BYTE2 23
DATOS
AUTOBÚS

xxxxxxxx xxxx 0000 SPx74A

22

21

20
MSB LSB
19

18

Esta configuración facilita la conexión a un bus de 17

direcciones de 8 bits, como se muestra en la Figura 7. El

dieciséis

DB0 (LSB)
15
control A0 se puede conectar al bit menos significativo del EXCAVAR

COM

bus de datos para almacenar los datos de salida en dos

ubicaciones de memoria consecutivas. Cuando A0 baja, los
8 MSB están habilitados únicamente.
Cuando A0 es alto, los 8 MSB están deshabilitados, los bits Figura 7. Interfaz del SPx74A al bus de interfaz de 8 bits

HS574A/SP674A Convertidores A/D de muestreo de 12 bits © Copyright 2000 Sipex Corporación

10
Machine Translated by Google

TIEMPO DEL MODO CONVERTIR

CE la C
tSSC
CS

tSRC
control remoto

CDH

A0
tSAC
thac
SAS
tDSC tC

DB11– ALTA IMPEDANCIA

DB0

CARACTERÍSTICAS
Típico a 25˚C, VCC = +15 V o +10 V, VLOGIC = +5 V, VEE = 0 V, a menos que se especifique lo contrario.

PARÁMETRO MÍN. TIPO. MÁX. UNIDADES CONDICIONES

tDSC Retardo STS desde CE 200 ns

tHEC CE Ancho de pulso 50 ns

Configuración de tSSC CS a 50 ns
CE tHSC CS baja durante CE alta 50 ns
Configuración de tSRC R/C a 50 ns
CE tHRC R/C baja durante CE alta 50 ns
Configuración de tSAC A0 0 ns
a CE tHAC A0 Válido durante CE alta 50 ns
tC Tiempo de conversión1, 3, 4
Ver especificaciones

NOTAS:
1. Parámetros garantizados por diseño y muestra probada.
2. Parámetros 100% probados a 25˚C en pedidos especiales.
3. 100% probado.
4. TMIN a TMAX.

Figura 8. Temporización del modo de conversión

HS574A/SP674A Convertidores A/D de muestreo de 12 bits © Copyright 2000 Sipex Corporación

11
Machine Translated by Google

CARACTERÍSTICAS DE TEMPORIZACIÓN DEL MODO AUTÓNOMO

Típico a 25 ˚C, VCC = +15 V o +12 V, VLOGIC = +5 V, VEE = 0 V, a menos que se especifique lo contrario.

PARÁMETRO MÍN. TIPO. MÁX. UNIDADES CONDICIONES

tHRL Ancho de pulso R/C bajo 2 50 ns
tDS Retardo STS desde R/C 2 200 ns
tHDR Datos válidos después de R/C 25 ns

Bajo 2 tHS Retardo STS después de datos válidos 1000 ns

2 300 tHRH Ancho de pulso alto 150 ns

R/C tDDR Tiempo de acceso a datos 150 ns

NOTAS:
1. Parámetros garantizados por diseño y muestra probada.
2. Parámetros 100% probados a 25˚C en pedidos especiales.

thrl
control remoto

tds

SAS tC
tHDR
tHS

DB11­DB0 DATOS VÁLIDOS DATOS VÁLIDOS

Figura 9. Pulso bajo para R/C: salidas habilitadas después de la conversión

control remoto

tHRH tds

SAS tC
tDDR tHDR

ALTA­Z ALTA­Z
DB11­DB0 DATOS VÁLIDOS

Figura 10. Pulso alto para R/C: salidas habilitadas mientras R/C está alto; de lo contrario, impedancia alta

HS574A/SP674A Convertidores A/D de muestreo de 12 bits © Copyright 2000 Sipex Corporación

12
Machine Translated by Google

TIEMPO DEL MODO DE LECTURA

CE

CS RSS tHSR

tHRR
control remoto

tSRR

A0
zar eso

SAS

thd
ALTO
DB11– DATOS
VÁLIDO
DB0 IMPEDANCIA

tDD tHL

CARACTERÍSTICAS
Típico a 25˚C, VCC = +15 V o +12 V, VLOGIC = +5 V, VEE = 0 V, a menos que se especifique lo contrario.

PARÁMETRO MÍN. TIPO. MÁX. UNIDADES CONDICIONES

tDD Tiempo de acceso desde CE2 tHD 150 ns

Datos válidos después de CE bajo2 tHL 25 ns

Retardo de flotación de salida2 150 ns

tSSR Configuración de CS a 50 0 ns

CE tSRR Configuración de R/C a CE 0 0 ns

Configuración de tSAR A0 50 ns
a CE tHSR CS válido después de CE 0 0 ns
bajo tHRR R/C alto después de CE 0 50 ns
bajo tHAR A0 válido después de CE bajo 50 ns

Retraso de tHS STS después de que los datos sean válidos 300 1000 ns

NOTAS:
1. Parámetros garantizados por diseño y muestra probada.
2. Parámetros 100% probados a 25˚C en pedidos especiales.

Figura 11. Temporización del modo de lectura

HS574A/SP674A Convertidores A/D de muestreo de 12 bits © Copyright 2000 Sipex Corporación

13
Machine Translated by Google

INFORMACIÓN PARA PEDIDOS Modelo ....................

No faltan códigos para; ... Linealidad ........................ Ganancia TC ...................... ... Rango de temperatura ............Tipo de paquete 25 µs Tiempo de conversión
HS574AA ................ 11
Bits ........... ................... ±1,0 LSB ........................ 50 ppm/°C .. ............ –40°C a +85°C ............ 28 clavijas, 0,6" Cerámica DIP HS574AB ........ ...... 12 bits ................................
±0,5 LSB ......... ............. 27 ppm/°C ................ –40°C a +85°C .......... .. DIP de cerámica de 28 clavijas y 0,6" HS574AC ................. 12 puntas .................. ....... ±0,5
LSB ...................... 10 ppm/°C ................ –40°C a +85°C ............ 28 pines, 0,6" Cerámica DIP HS574AJ ................. 11 puntas ... ........................ ±1,0 LSB .................... .. 50
ppm/°C ................ 0°C a +70°C ................ 28 clavijas, 0,6" Cerámica DIP HS574AK ................ 12 puntas ................................ ± 0,5 LSB ........................ 27 ppm/°C ................
0°C a +70°C ................ 28 clavijas, 0,6" Cerámica DIP HS574AL ................ 12 puntas ......... .................... ±0,5 LSB ...................... 10 ppm/°C ................ 0°C a +70°C ................
28 clavijas, 0,6" Cerámica DIP HS574AS ... ........... 11 Bits ................................ ±1,0 LSB .... .................. 50 ppm/°C ................ –55°C a +125°C ..... ..... 28 clavijas, 0,6"
Cerámica DIP HS574AT ................ 12 puntas ................. .......... ±0,5 LSB ...................... 25 ppm/°C ........... ... –55°C a +125°C .......... 28 pines, 0,6" Cerámica DIP
HS574AU ................ 12 puntas ... .......................... ±0,5 LSB .................... .. 12,5 ppm/°C ........... –55 °C a +125 °C .......... DIP cerámico HS574AS/883* de 0,6" y 28
clavijas. ..... 11 bits ................................ ±1,0 LSB .......... ............ 50 ppm/°C ................ –55°C a +125°C ........ 28 –pin, 0,6" Cerámica DIP HS574AT/883* ...... 12
puntas .............................. ± 0,5 LSB ........................ 25 ppm/°C ................ –55°C a +125° C .......... 28 clavijas, DIP cerámico de 0,6" HS574AU/883* ..... 12
puntas ................... .......... ±0,5 LSB ...................... 12,5 ppm/°C .......... –55°C a +125°C .......... 28 clavijas, DIP cerámico de 0,6"

Tiempo de conversión de 15
µs SP674AA ................ 11 Bits ................. ±1,0 LSB ........................ 50 ppm/°C ................ –40°C a +85 °C ............ 28 clavijas, 0,6" Cerámica DIP SP674AB ................ 12
puntas ........... ................... ±0,5 LSB ........................ 27 ppm/°C .. ............ –40°C a +85°C ............ 28 clavijas, 0,6" Cerámica DIP SP674AC ........ ...... 12 bits ................................
±0,5 LSB ......... ............. 10 ppm/°C ................ –40°C a +85°C .......... .. DIP SP674AJ cerámico de 0,6" y 28 clavijas ................. 11 puntas ................. ........ ±1,0
LSB ........................ 50 ppm/°C ............. 0°C a +70°C ................ 28 clavijas, 0,6" Cerámica DIP SP674AK ................ 12 puntas ................................. ±0,5 LSB ................. .....
27 ppm/°C ................ 0°C a +70°C ................ 28 pines , 0,6" Cerámica DIP SP674AL ................. 12 puntas .................. ... ±0,5 LSB ........................ 10 ppm/°C ................ 0°C
a +70°C ................ 28 clavijas, 0,6" Cerámica DIP SP674AS ................ 11 puntas ..... ......................... ±1,0 LSB ...................... 50 ppm/°C ................ –55°C a +125°C ..........
28 clavijas, 0,6" Cerámica DIP SP674AT .... ........... 12 bits ................................ ±0,5 LSB .... .................. 25 ppm/°C ................ –55°C a +125°C ..... ..... 28 clavijas, 0,6"
Cerámica DIP SP674AU ................. 12 puntas ................. .......... ±0,5 LSB ...................... 12,5 ppm/°C .......... –55°C a +125°C .......... 28 pines, 0,6" Cerámica DIP SP674AS/
883* ...... 11 puntas .......... .................... ±1,0 LSB ...................... 50 ppm/°C . ............. –55°C a +125°C .......... 28 clavijas, 0,6" Cerámica DIP SP674AT/883* ...... 12
bits ................................ ±0,5 LSB ................. ....... 25 ppm/°C ................ –55°C a +125°C ........ 28 pines, 0,6" Cerámica DIP SP674AU/883*...... 12 bits .................................
±0,5 LSB ... ................... 12,5 ppm/°C ........... –55°C a +125°C ...... .... DIP cerámico de 28 pines y 0,6"

* Procesamiento MIL–STD–883C.

NOTA: Las especificaciones eléctricas para los grados –AA, –AB y –AC son las mismas que las de los modelos –AJ, –AK y –AL respectivamente, con la excepción de
Rendimiento con rango de temperatura de funcionamiento ampliado de –40 °C a +85 °C.

Consulte con la fábrica para conocer otras opciones de embalaje.

Corporación

EXCELENCIA EN EL PROCESAMIENTO DE SEÑAL

Corporación Sipex

Sede y
Oficina de Ventas
22 Círculo Linnell
Billerica, MA 01821
TELÉFONO: (978) 667­8700
FAX: (978) 670­9001
correo electrónico: ventas@sipex.com

Oficina de Ventas
233 South Hillview Drive
Milpitas, CA 95035
TELÉFONO: (408) 934­7500
FAX: (408) 935­7600

Sipex Corporation se reserva el derecho de realizar cambios en cualquier producto descrito en este documento. Sipex no asume ninguna responsabilidad derivada de la
aplicación o uso de cualquier producto o circuito descrito aquí; tampoco transmite ninguna licencia bajo sus derechos de patente ni los derechos de otros.

HS574A/SP674A Convertidores A/D de muestreo de 12 bits © Copyright 2000 Sipex Corporación

14