■

■ ■

■ ■

■ ■

■ ■

■ ■

■ ■

■ ■
■
■ ■
■
■ ■
■
■ ■

■
■
■ ■
■

■
634

11.1

Notas informáticas ◆

La definición general de
palabra dice que una palabra
es una unidad completa
de información, consistente
en una unidad de datos
binarios. Cuando se aplica
a las instrucciones de una
computadora, una palabra se
define de forma más específica
como dos bytes (16 bits).
Como parte muy importante
del lenguaje ensamblador
utilizado por las computadoras,
la directiva DW (Define Word)
significa que se definen datos
en unidades de 16 bits. Esta
definición es independiente
del microprocesador o del
tamaño de su bus de datos. El
lenguaje ensamblador también
permite definiciones de bytes
(8 bits) con la directiva DB, de
palabras dobles (32 bits) con
la directiva DD y de palabras
cuádruples (64 bits) con la
instrucción QD.
 Celda de memoria

1 1 1
2 2 2
3 3 3
4 4 4
5 5 5
6 6 6
7
8
1 2 3 4 5 6 7 8 13 61
(a) Matriz 8 14 62
15 63
16 64
1 2 3 4
(b) Matriz 16 (c) Matriz 64

4 3 2 1
7 6 5 1 1 1
8 2
3
45 2 2
6 3
7
8 4 4
5
6 6
7 7
8 8
1 2 3 5 6 7 8
(a) Estructura física de una memoria de 64 bits. (b) La dirección del bit negro (c) La dirección del byte negro
es fila 5, columna 4. es fila 3.
636

1
2
3
Filas 4
5 8
7
6 6
5
1 2 3 4 5 6 7 8 7 4 Matrices
3
8 2
1 2 3 4 5 6 7 8 1
Columnas
(a) Matriz de 8 8 bits ampliada a matriz de 64 8 bits. Esta matriz forma un módulo (b) La dirección del byte negro es fila 5, columna 8.
de memoria.

Banco
Conjunto de bancos (rank)
1 2 3 4 5 6 7 8

1 byte de datos

Palabra de 64 bits (8 bytes)

 Decodificador
de direcciones

Bus de Matriz de memoria Bus de datos

direcciones

Lectura Escritura
(a) Memoria de una única matriz.
Lectura Escritura

Decodificador
de direcciones
de fila

Bus de Matrices de memoria Bus de datos

direcciones

Decodificador de direcciones
de columna

(b) Memoria de múltiples matrices.

638

Registro de datos
1 0 1 1 0 0 0 1 1 0 1

Matriz de memoria organizada en bytes

1 0 1 0 1 1 1 1
0 0 1 0 1 0 0 1
1 0 0 0 0 0 0 1
1 1 1 1 1 1 0 0
0 0 0 0 0 1 1 0 2
1 0 0 0 1 1 0 1
1 1 1 1 1 1 1 1 Bus de datos

0 0 0 0 1 1 1 1

Escritura
1 El código de dirección 101 se introduce en el bus de direcciones y se selecciona la dirección 5.
2 El byte de datos se introduce en el bus de datos.
3 El comando de escritura hace que el byte de datos sea almacenado en la dirección 5, sustituyendo
a los datos anteriores.
Registro de direcciones Registro de datos
0 1 1 1 1 0 0 0 0 0 1

Decodificador
de direcciones Matriz de memoria organizada en bytes

0 1 0 1 0 1 1 1 1
1 1 0 0 1 0 1 0 0 1
2 1 0 0 0 0 0 0 1 3
Bus de
direcciones 3 1 1 0 0 0 0 0 1
4 0 0 0 0 0 1 1 0 Bus de datos
5 1 0 0 0 1 1 0 1
6 1 1 1 1 1 1 1 1
7 0 0 0 0 1 1 1 1

Lectura
1 El código de dirección 011 se introduce en el bus de direcciones y se selecciona la dirección 3.
2 Se ejecuta el comando de lectura.
3 El contenido de la dirección 3 se introduce en el bus de datos y se introduce por desplazamiento
en el registro de datos. La operación de lectura no borra el contenido de la dirección 3.

11.2
640

◆
 Memoria
de acceso
aleatorio
(RAM)

RAM RAM
estática dinámica
(SRAM) (DRAM)

SRAM DRAM DRAM EDO DRAM

SRAM con módo de con salida de DRAM
síncrona en ráfaga
asíncrona página rápido datos extendida síncrona
de ráfaga (BEDO
(ASRAM) (SB SRAM) (FPM DRAM) (EDO DRAM) DRAM) (SDRAM)

Selección

Entrada de datos Salida de datos

642

Selección Fila 0

Selección Fila 1

Celda de memoria
Selección Fila 2

Selección Fila

Control y búferes de
entrada y salida de datos

E/S de datos E/S de datos E/S de datos E/S de datos

Bit 0 Bit 1 Bit 2 Bit 3

RAM 32k×8

A0
A1
A2
A3
A4
A5 ∆
I/O0
A6 ∆
I/O1
Líneas de 0
A7 A 32,767
∆
I/O2
dirección
A8 ∆
I/O3 Entradas (I) y
A9 ∆
I/O4 salidas (O) de
A10 ∆
I/O5 datos
A11 ∆
I/O6
A12 ∆
I/O7
A13
A14

CS [CHIP SELECT]
[WRITE]
WE [READ]
OE [OUTPUT ENABLE]
 Matrices de memoria
Líneas de Decodif.
256 filas
dirección de filas 128 columnas
8 bits

Ocho búferes
triestado de
entrada
I/O0 Control Columnas de entrada/salida (I/O) Datos de
Matrices de memoria de datos salida
256 entrada Decodificador de columnas
256 filas I/O7
filas
128 columnas
8 bits
Líneas de dirección
CS G1

WE G2
8 bits OE
128 columnas Ocho búferes triestado de salida
(a) Configuración de la matriz de memoria. (b) Diagrama de bloques de la memoria.
644

tRC

Dirección Dirección válida

tAQ
tEQ
CS (selección de chip)

tGQ
OE (habilitación de salida)

O (Salida de datos) Datos válidos

(a) Ciclo de lectura (WE a nivel ALTO).

tWC

Dirección Dirección válida

CS (selección de chip)

WE (habilitación de escritura) ts(A)

tWD th(D)

I (entrada de datos) Datos válidos

(b) Ciclo de escritura (WE a nivel BAJO).

646

Control de A'0
ráfaga Lógica A'1
de ráfaga

A0 A1

CLK
A 0 – A14
Registro Decodif. Matriz de memoria
(dirección
15 de 15 13 de 32k 8
externa)
direcc. direcc. El registro de
salida de datos
está en la SRAM
síncrona con
pipeline. No hay
registro de salida
8 de datos en la
SRAM síncrona
8 de flujo directo.
WE Registro de Registro de Registro de
escritura entrada salida
de datos de datos
Control
de E/S de
datos
CS Búferes de
Registro de salida
activación
8
OE
I/O0 –I/O7
(E/S de datos, I/O) 8 8
 Contador binario
Control de ráfaga
1 0
CLK

0
Bits menos significativos
de la dirección interna
de ráfaga
1

0 1

Los bits menos significativos de

la dirección externa
648

Reloj (CLK )

Bus de datos

Bus de direcciones

Microprocesador Memoria principal

(DRAM)
Controlador Caché L2
de caché (SRAM)

Caché L1
(interna)

Columna (línea de bit)

Fila
 Columna Columna

Búfer de Búfer de
refresco refresco

BAJO BAJO
Refrescar Refrescar
ALTO ALTO
Fila Fila
ON ON
Búfer de salida/ Búfer de salida/
amplificador amplificador
+
DOUT I 1 0
– DOUT
BAJO BAJO
R/W R/W BAJO
ALTO
DIN ALTO DIN BAJO
Búfer de Búfer de
entrada entrada
Línea de bit Línea de bit
(a) Escritura de un 1 en la celda de memoria. (b) Escritura de un 0 en la celda de memoria.

Columna Columna
Búfer de Búfer de
refresco refresco

BAJO ALTO
Refrescar Refrescar
ALTO ALTO
Fila Fila
ON ON
Búfer de salida/ Búfer de salida/
amplificador + amplificador +
ALTO 1 ALTO 1
DOUT – DOUT –
ALTO ALTO
R/W R/W
ALTO ALTO
DIN DIN
Búfer de Búfer de
entrada entrada
Línea de bit Línea de bit
(c) Lectura de un 1 desde la celda de memoria. (d) Refresco de un 1 almacenado.
650

Temporización
y control
Contador de de refresco
refresco

1
2

Matriz de memoria
Selector Decod.
0/ 10
1/ 11 de datos de filas 1024 filas
2/ 12
3/ 13 Registro 1024 columnas
Líneas de 4/ 14
dirección 5/ 15 de direc.
6/ 16
7/ 17 de fila
8/ 18
9/ 19 1024
1 2 1024
1
2

Búferes de entrada y salida

Registro Decod. y
de direc. de amplificadores
columna column. OUT
IN

1024
Direcciones Dirección de fila Dirección de columna

La dirección de fila se almacena en La dirección de columna se almacena en

el latch cuando está a nivel bajo. el latch cuando está a nivel BAJO.

1 ciclo de lectura

Direcciones Dirección de fila Dirección de columna

OUT
Datos válidos

(a) Ciclo de lectura.

1 ciclo de escritura

Direcciones Dirección de fila Dirección de columna

IN
Datos válidos

(b) Ciclo de escritura.

652

Direc. Dirección Dirección Dirección Dirección

Direcciones
fila columna 1 columna 2 columna 3 columna

Datos Datos Datos Datos

OUT válidos válidos válidos válidos
654

11.3

◆
 Memoria de
solo lectura
(ROM)

PROM
ROM de ROM PROM EPROM
borrable
máscara programable borrable ultravioleta
(PROM) (EPROM) (UV EPROM) eléctricamente
(EEPROM)

Columna Columna

Fila Fila
+ DD + DD

Almacenamiento de un 1 Almacenamiento de un 0
656

Celda que almacena un 1 Celda que almacena un 0

+ +

Decodif.
de
direcciones
0 Fila 0

1 Fila 1
1
2 Fila 2
Líneas de 2
entrada
de direcciones 4

14 Fila 14

15 Fila 15

0 1 2 6 7

Líneas de salida de datos

 1 0
Decodif.
de
direcciones
0

0 1 6
Código binario
aplicado a las 1 2
7
líneas de entrada 4
2
de direcciones
8
3 8

10

11

12

13

14

15

3 2 1 0

Salida en código Gray

658

ROM 256×4

0 0

2 ∆
0
Líneas de
entrada
3 0 ∆
1
Líneas de
255
de dirección 4 ∆ salida
2 de datos
5 ∆
3
6

7 7

Selección 0
&
de chip 1

Notas informáticas
La memoria ROM se usa
en las computadoras para
almacenar lo que se denomina
BIOS (Basic Input/Output
System, sistema básico de
entrada/salida). Se trata de
programas que se emplean
para llevar a cabo funciones
fundamentales de soporte y
supervisión en la computadora.
Por ejemplo, los programas
de BIOS almacenados en la
ROM controlan determinadas
funciones de vídeo, proporcio-
nan la función de formateo
de discos, exploran el teclado
para detectar las pulsaciones y
controlan ciertas funciones de
impresión.
 Decodificador
de filas

0
Matriz de memoria
1
Dirección 32 32
2 32
de fila líneas
3
de filas
4

5 Decodificadores de columnas
Dirección
6 (cuatro decodificadores 1 de 8)
de columna
7 y circuitos de E/S

Selección 0
de chip 1
Búferes
de salida

3 2 1 0

Transición de dirección
Entradas de
Dirección Dirección válida en
dirección
( 0– ) anterior las líneas de entrada

Salidas
Datos válidos en
de datos
( 0 – 7) las líneas de salida

Transición de salida
de datos

(Selección de chip)
660

11.4

+ DD

Hilo
fusible

Filas

Columnas
∆
∆
∆
∆
∆
∆
∆
∆
×
662