EL PLL (Phase Locked Loop).

Principios de Funcionamiento

Los circuitos con PLL “enganchan” la frecuencia y la fase de un oscilador

de frecuencia variable con el de una referencia de entrada. Un lazo de servo
electrónico, proporciona una sintonización selectiva de frecuencia y filtrado
sin la necesidad de bobinas o inductores, una característica deseable en
circuitos de estado sólido en miniatura.
La figura siguiente es el diagrama de bloques de un circuito básico con PLL.
Consiste de bloques representando el comparador de fase (algunas veces
llamado el detector de fase), filtro pasa bajo (LPF), y un oscilador controlado
por voltaje lineal (VCO). Entre las más importantes aplicaciones de los PLL
en circuitos integrados incluyen la demodulación de FM, sintetizadores de
frecuencia y decodificación de tonos.

El comparador de fase recibe y compara la frecuencia y la fase de la

frecuencia de salida del circuito (fO) con el de una frecuencia de referencia
externa (fR), y genera un correspondiente voltaje de error de salida
variable. Después que el voltaje de error es filtrado por el LPF, es enviado a
la entrada de control del VCO para que cualquier diferencia de fase o
frecuencia entre fO y fR sea reducida progresivamente a cero. Cuando esto
ocurre se dice que el PLL está enganchado. Si la inicialmente fO < fR , la
salida del comparador de fase es un voltaje que varía positivamente. Este
voltaje de salida es filtrado y llevado a la entrada del VCO, al que le ordena
que incremente su frecuencia hasta que su frecuencia y fase sea igual a la
frecuencia y fase de la referencia. Similarmente, si fO> fR, tendrá lugar
una respuesta inversa. La salida del comparador de fase disminuye, y
nuevamente dirige a la frecuencia del VCO a engancharse a la misma
frecuencia que el de referencia. El filtro pasa bajos es la parte esencial del
circuito del PLL que convierte la salida del detector de fase en un suave
voltaje DC de control. Debido a que posee una constante de tiempo finito,
el enganche del PLL no es instantáneo, por lo que la frecuencia de salida se
enganchará al valor medio de fR, antes que a su valor instantáneo. Esta
característica es valiosa para producir una frecuencia de salida limpia a
partir de una frecuencia de referencia ruidosa.
 Sintetizadores de frecuencia
Un sintetizador de frecuencia es un dispositivo cuya frecuencia de salida fs es
un múltiplo racional de una frecuencia de referencia patrón fr (estándar)
determinada, de forma que puede expresarse como
M
fs = fr
N
donde M y N son enteros. Al obtener la frecuencia de salida mediante
operaciones matemáticas realizadas sobre la frecuencia patrón, que es muy
estable, en vez de hacerlo a partir de las variaciones de frecuencia de un
oscilador, se obtiene una señal con frecuencia elegible y variable dentro de
un amplio campo, con alta resolución y poca incertidumbre. Se obtienen
-8
frecuencias desde 1 μHz hasta más de 10 GHz, con estabilidades desde 10 /
-10
día hasta 10 /día. La selección de frecuencia se hace mediante teclas que
actúan sobre dispositivos programables y con velocidad de conmutación
rápida. Su rapidez los hace especialmente adecuados para sistemas de prueba
automáticos.
A veces se denominan "sintetizadores" unos instrumentos que disponen
de un banco de osciladores de cristal y sintetizan la salida a partir de la
combinación de sus frecuencias.
Hay tres tipos principales de sintetizadores. Los que emplean la síntesis
directa realizan operaciones aritméticas directas (suma, resta, multiplicación,
división) sobre la frecuencia de referencia original (o armónicas de ésta). En
la síntesis indirecta, un bucle de enganche de fase (PLL, Phase Locked Loop)
hace que un VCO sintonice (se "enganche") a una frecuencia obtenida a partir
de la frecuencia de referencia. La síntesis digital directa
(DDS, Direct Digital Synthesis) consiste en obtener digitalmente las muestras
de la señal deseada, normalmente una sinusoide, y aplicarlas a un convertidor
D/A y un filtro pasa-bajas que ofrece la sinusoide de salida.
Síntesis directa
La figura 1 muestra el esquema de bloques de un sintetizador de frecuencia
directo dispuesto para dar una señal de 7 MHz. La frecuencia de referencia
(oscilador estable de cristal de cuarzo) se divide por 10 y se multiplica por
varios enteros para obtener toda una gama de frecuencias. El mezclador (un
multiplicador de tensiones) obtiene la frecuencia suma y diferencia, y un
filtro selectivo deja pasar sólo la frecuencia de interés. Este método permite
cambiar rápidamente la frecuencia de salida, pero es un método caro, apto
para sistemas complejos.
Figura 1 Síntesis de frecuencia directa: todas las operaciones necesarias para obtener la
frecuencia de salida se realizan directamente sobre la frecuencia de referencia. En este ejemplo,
fs = 10 MHz - (10 MHz/10) u 3 = 7 MHz.

Síntesis indirecta
Para sintonizar un oscilador de frecuencia variable a la frecuencia de un
armónico derivado de la frecuencia patrón, se puede emplear el esquema de
la figura 2. Los dos divisores de frecuencia están constituidos por sendas
cadenas de contadores digitales. El detector de fase del PLL es un multiplicador
de tensión cuya salida contiene la frecuencia suma y la frecuencia resta de
sus dos entradas. El filtro pasa-bajas elimina la frecuencia suma y su tensión
de salida ajusta la frecuencia del VCO hasta que coincida con fr/N (con un
pequeño desfase constante, necesario para tener una señal de error no nula a
la salida del detector de fase). Cuando el VCO ha sintonizado, se cumple

fs fr M
o fs fr
M N N
donde M y N son enteros. La estabilidad de fs a largo plazo será la que tenga
fr multiplicada por M/N. Su estabilidad a corto plazo será la misma o la del
VCO, según que el ancho de banda del bucle de retroalimentación sea gran-
de o pequeño, respectivamente.

Figura 2 Síntesis de frecuencia indirecta: las operaciones se realizan sobre un submúltiplo de la

frecuencia de referencia.

Dado que la resolución de la frecuencia de salida es fr/N, si se desea

tener alta resolución, el ancho de banda del lazo de retroalimentación debe
ser pequeño para evitar las fluctuaciones rápidas de fr. Pero entonces tarda
varios ciclos de fr/N para engancharse, lo que supone un tiempo de adquisi-
ción largo y, además, no se evitan las fluctuaciones rápidas del VCO.
Una solución para evitar este compromiso es dividir la frecuencia de
salida del VCO. Se aumenta así la resolución sin tener que reducir el ancho
de banda del lazo, pues se sigue comparando con fr/N. La limitación de esta
técnica está en que el divisor del lazo (divisor por M) debe operar a una
frecuencia superior a la que se desea obtener a la salida, y los divisores de
frecuencia (contadores digitales) tienen una velocidad de operación limita-
da. Esta limitación se puede superar mediante lazos de retroalimentación
múltiples y también con la síntesis digital directa.
Como ejemplo considérese el esquema de la figura 3. Se parte de un
oscilador de cristal de cuarzo de 1 MHz y hay tres bloques de divisores. Uno
4
fijo por 10 , previo al comparador de fase. Otro en la cadena de
4 5
retroalimentación, que se puede variar entre 10 y 2 u 10 , para seleccionar
la frecuencia dentro de una banda, factor M. El tercer divisor, posterior al
7
VCO, divide por un factor entre 1 y 10 , y permite determinar la banda de
frecuencia (mediante 3 bits). La frecuencia de salida será
 fr M
fs
10 4 10 B
El campo de variación de la frecuencia de salida será, pues, desde 0,1 Hz,
4 5
para B = 7 y M =10 , hasta 20 MHz, para B = 0 y M = 2 u10 . El divisor por
M debe trabajar a 20 MHz, que es una frecuencia más que aceptable.

Figura 3 Esquema de bloques de un sintetizador que cubre desde 0,1 Hz hasta 20 MHz.

El bajo coste de la síntesis indirecta frente a la síntesis de frecuencia

directa se debe en parte a la ausencia de filtros selectivos. A baja frecuencia,
todo el sistema se puede realizar empleando sólo circuitos integrados. Como
inconvenientes cabe citar que son difíciles de modular, que sus tiempos de
conmutación son relativamente largos (del orden de milisegundos), y que
tienen alta susceptibilidad a bandas laterales de ruido FM a las frecuencias
más altas. Si, por ejemplo, la sensibilidad del VCO es del orden de
1 MHz/V, bastan unos microvoltios de ruido en la entrada de fase para tener
"ruido FM" a su salida.
Síntesis digital directa
La síntesis digital directa (DDS) se basa en una tabla, que es una memoria ROM
que guarda una secuencia de valores instantáneos, equidistantes, de la forma
de onda deseada (normalmente una sinusoide), y un reloj de frecuencia fija que
establece la cadencia de lectura de dichos valores. La figura 4 muestra cómo
se puede generar una sinusoide mediante un vector que gira describiendo un
círculo. Si la longitud del vector es A, la altura de la punta del vector sobre
la horizontal es AsenM, de modo que cada punto del círculo corresponde a
un punto concreto del ciclo de la sinusoide. Una vuelta completa alrededor
del círculo con una velocidad constante genera un ciclo
completo de la sinusoide. La frecuencia de la salida viene determinada por
la forma como se lean los valores escritos en la tabla. Si por ejemplo se leen
uno a uno, el tiempo necesario para que la salida describa un ciclo completo
es M veces mayor que el que se tarda si se leen de M en M. La frecuencia
de salida se selecciona digitalmente, a través de M, y conserva la estabilidad
de la frecuencia de referencia ya que es ésta la que dicta el instante en el que
se hace la lectura.

Figura 4 Generación de una sinusoide a partir de los valores del ángulo de fase.

El esquema básico de un DDS consta de un acumulador de fase (un

registro digital) que determina cuál de las muestras instantáneas almacenadas se
va a buscar, un convertidor fase–amplitud que obtiene el valor correspondiente
y que está basado en una memoria ROM, un interpolador digital y un
convertidor D/A. Su funcionamiento para el caso de una sinusoide es el
siguiente (figura 5): se calcula, periódicamente y en tiempo real, un ángulo de
fase linealmente creciente, M = 2Sfst , donde fs es la frecuencia deseada
(seleccionada numéricamente en el panel frontal mediante M, que es una
palabra digital entre 000…0 y 111…1) y t se mide en periodos Tr de la
frecuencia patrón de referencia fr, es decir, en el instante j, t = j × Tr. De este
modo a cada periodo de reloj la salida del acumulador se incrementa en 2Sfs.
Luego se buscan en una memoria los valores de sen M.
Las muestras de salida repiten su valor con una frecuencia que es la de reba-
samiento del acumulador. Si éste es de n bits, la frecuencia fs con que se
produce su rebasamiento es
fr
fs M
2n
donde fr y n son fijas. Cuanto mayor sea M, antes rebasa el acumulador. A
la vez, la señal de salida contendrá menos muestras porque sólo se leerán
algunos valores de la tabla en cada vuelta alrededor del círculo de fase. Da-
do que, según el criterio de Nyquist, para generar una sinusoide hacen falta
por lo menos dos muestras en cada ciclo, es necesario un interpolador que
calcule los valores intermedios de la salida entre muestras. Si en cambio M
es pequeña, se leen más valores de la tabla en cada ciclo de la salida. La
resolución en la frecuencia de salida es fr/2n. Si por ejemplo fr = 50 MHz y n
= 14, la resolución es 3052 Hz.

Figura 5 Esquema de bloques de un sintetizador digital directo.

Para ahorrar memoria se almacenan sólo los valores de sen M corres-

pondientes al primer cuadrante y se añade un control de cuadrante externo.
Para economizar más memoria aún, se emplean identidades trigonométricas
e interpolación lineal y la selección del ángulo se hace mediante una parte
gruesa y una parte fina. La parte gruesa determina los dígitos de mayor peso
de sen M y la parte fina se emplea para interpolar entre valores adyacentes,
aprovechando que la pendiente entre los dos puntos es cos M, y cos M = sen
(S/2 – M), y este último valor ya está en la tabla.
Con DDS es inmediato obtener señales desfasadas 90° (u otro ángulo
de fase deseado). También es simple la generación de ondas con algunas otras
formas. Si por ejemplo se pasa directamente de la salida del acumulador al
CDA, se genera una señal en forma de diente de sierra. Si lo que interesa es
un barrido FM, basta poner como entrada digital (M) la salida de un contador
digital.
El método DDS ofrece una conmutación de frecuencias rápida (no hay
que esperar al enganche de fase como en los PLL) y una resolución elevada
en amplitud (depende del tamaño del acumulador y su número de bits) y en
frecuencia (eligiendo n alta). Hay modelos que generan hasta 400 MHz con
una resolución de 1 Hz. También hay circuitos integrados monolíticos (tipo
AD9833/4) que integran la mayoría de las funciones, y en los que el número
de bits n puede ser de hasta 24 a 48, y la resolución del CDA puede ser de
hasta 14 bit a 16 bit. El ancho de banda de la salida viene limitado por la
velocidad del interpolador, el CDA y el filtro pasa-bajas de salida.