Materia: Dispositivos Digitales

Nombre de la Práctica:
Práctica 5 “Sumador Completo”

Nombre del estudiante:

Oscar Adrian Medina

Nombre del Profesor:

Dr. José Roberto Reyes Barón

Fecha: 04/03 /2024

Introducción.

En esta práctica se realizó un sumador completo de 4 bits, contenía entradas “X” y “Y”. La principal
función es que con los dipwitches de cada entrada, el número en binario que colocáramos en X se
iba a sumar con Y. todo para que en la salida, nos mostrara el resultado de esa sumatoria, todo en
sistema binario. Tomando en cuenta que el valor máximo era 16 (10000 en binario).

Marco Teórico
El principal funcionamiento de un sumador binario es el sumar dos números binarios, el sumar dos
números binarios y en la salida arroja la suma de esos números y en ocasiones con acarreos. Existen
2 tipos de sumadores, los cuales son:

➢ Medio sumador: consta de 2 entradas las cuales serán los primeros bits de los 2
números, luego tenemos 2 salidas que una de estas corresponde a la suma de los 2
números y la otra salida es un posible acarreo derivado de la suma “principal” por decirlo de
alguna manera. Este tipo de sumador se implementa con compuertas AND y XOR
únicamente.

➢ Sumador completo: tiene el mismo funcionamiento y lógica que el medio sumador, la única
diferencia es que este tipo de sumador consta de 3 entradas las cuales 2 de estas son para
los números a sumar y la tercera es una entrada de acarreo, esto quiere Anteriormente se
expuso que utilizaremos 3 distintas compuertas para la implementación de nuestros
sumadores, las cuales son la AND, OR y XOR. A continuación, se presenta una breve
descripción de cada una de estas.

1
➢ AND: esta compuerta tiene 2 o más entradas y su salida solo será activada cuando todas sus
entradas estén en uno, por lo tanto si una entrada llega a estar en cero la salida también
estará en cero.

➢ OR: al igual que la compuerta AND también esta cuenta con 2 o más entradas y su
funcionalidad es lo inverso a la AND, ya que su salida será uno si a la entrada tenemos por lo
menos un uno y solo nos entregara cero si ambas entradas están en cero. Su operación es la
suma lógica.

➢ XOR: esta compuerta tiene 2 o más entradas y su salida será verdadera (1) si en las entradas
sean diferentes entre sí, es decir, en caso de que las entradas sean iguales obtendremos cero
como salida.

2
Para un sumador binario de 4 bits implica comprender los conceptos básicos de los números
binarios y la operación de suma binaria.

1. Números binarios: Los números binarios solo pueden tener dos dígitos: 0 y 1. Cada dígito
binario se llama bit, que es la unidad básica de información en sistemas digitales. Los números
binarios se expresan en forma de secuencias de bits, donde cada bit representa una potencia de 2.
Por ejemplo, el número binario "1010" representa el número decimal 10.

2. Operación de suma binaria: En la suma binaria, dos números binarios se agregan dígito a
dígito, al igual que en la suma decimal. Sin embargo, como solo se pueden tener dos dígitos (0 y 1),
hay cuatro posibles combinaciones para sumar dos bits:

- 0 + 0 = 0 (sin acarreo)

- 0 + 1 = 1 (sin acarreo)

- 1 + 0 = 1 (sin acarreo)

- 1 + 1 = 0 (con acarreo)

3. Sumador binario de 4 bits: Un sumador binario de 4 bits es un circuito combinacional que toma
dos números binarios de 4 bits como entradas (A y B) y produce una suma de 4 bits y un bit de
acarreo (Cout) como salidas. El circuito consta de cuatro sumadores completos de un bit (FA) y un
sumador medio de un bit.

- Sumador completo de 1 bit (FA): Un sumador completo de 1 bit toma tres entradas (A, B y
Cin) y produce dos salidas (S y Cout). La salida S es el resultado de la suma binaria de A, B y Cin,
mientras que Cout es el bit de acarreo generado durante la operación. El sumador completo de 1
bit tiene una tabla de verdad que especifica el valor de S y Cout para todas las combinaciones
posibles de entradas.

- Sumador binario de 4 bits: Un sumador binario de 4 bits se puede construir utilizando un

sumador medio de 1 bit y cuatro sumadores completos de 1 bit. El sumador medio de 1 bit se
utiliza para sumar los dos bits menos significativos de A y B, mientras que los sumadores completos
de 1 bit se utilizan para sumar los bits restantes de A y B, considerando el acarreo generado por los
sumadores anteriores.

4. Tabla de verdad del sumador binario de 4 bits: Se puede generar una tabla de verdad para un
sumador binario de 4 bits que enumere todas las combinaciones posibles de entradas (A3A2A1A0,
B3B2B1B0) y las correspondientes salidas (S3S2S1S0, Cout). Esta tabla permitirá verificar la
corrección del circuito y la operación de suma binaria.

3
Material

➢ Protoboard
➢ 2 dipswitches
➢ Jumpers
➢ 14 leds
➢ 14 resistencias de 330Ω

Código del diseño.

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
USE IEEE.STD_LOGIC_ARITH.ALL;
USE IEEE.STD_LOGIC_UNSIGNED.ALL;

ENTITY full_adder4 IS PORT( x : IN

STD_LOGIC_VECTOR (3 DOWNTO 0);
Y : IN STD_LOGIC_VECTOR (3 DOWNTO 0);
Ci : IN STD_LOGIc;
Co : OUT STD_LOGIC;
S : OUT STD_LOGIC_VECTOR (3 DOWNTO 0)
);
END full_adder4;
ARCHITECTURE Structural OF full_adder4 IS
COMPONENT test1
PORT (
X : IN STD_LOGIC; Y
: IN STD_LOGIC;
Cin : IN STD_LOGIC;
Cout : OUT STD_LOGIC;
S : OUT STD_LOGIC
);
END COMPONENT;

SIGNAL C0, C1, C2, C3, C4 : STD_LOGIC;

BEGIN
C0 <= Ci;
BIT_ADDER_0 : test1 PORT MAP (X(0), Y(0), C0, C1, S(0));
BIT_ADDER_1 : test1 PORT MAP (X(1), Y(1), C1, C2, S(1));
BIT_ADDER_2 : test1 PORT MAP (X(2), Y(2), C2, C3, S(2));
BIT_ADDER_3 : test1 PORT MAP (X(3), Y(3), C3, C4, S(3));
Co <= C4;

4
END Structural;
-- Copyright (C) 1991-2016 Altera Corporation. All rights reserved.
-- Your use of Altera Corporation's design tools, logic functions
-- and other software and tools, and its AMPP partner logic
-- functions, and any output files from any of the foregoing
-- (including device programming or simulation files), and any
-- associated documentation or information are expressly subject
-- to the terms and conditions of the Altera Program License
-- Subscription Agreement, the Altera Quartus Prime License Agreement,
-- the Altera MegaCore Function License Agreement, or other
-- applicable license agreement, including, without limitation,
-- that your use is for the sole purpose of programming logic
-- devices manufactured by Altera and sold by Altera or its
-- authorized distributors. Please refer to the applicable --
agreement for further details.

--
*************************************************************************
**
-- This file contains a Vhdl test bench template that is freely editable
to
-- suit user's needs .Comments are provided in each section to help the
user
-- fill out necessary details.
--
*************************************************************************
**
-- Generated on "01/03/2024 19:42:13"

-- Vhdl Test Bench template for design : full_adder4

--
-- Simulation tool : ModelSim-Altera (VHDL) --

LIBRARY ieee; USE

ieee.std_logic_1164.all;

ENTITY full_adder4_vhd_tst IS
END full_adder4_vhd_tst;
ARCHITECTURE full_adder4_arch OF full_adder4_vhd_tst IS
-- constants
-- signals
SIGNAL Ci : STD_LOGIC;
SIGNAL Co : STD_LOGIC;
SIGNAL S : STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL x : STD_LOGIC_VECTOR(3 DOWNTO 0);
SIGNAL Y : STD_LOGIC_VECTOR(3 DOWNTO 0);
COMPONENT full_adder4
PORT (
Ci : IN STD_LOGIC;
Co : OUT STD_LOGIC;
S : OUT STD_LOGIC_VECTOR(3 DOWNTO 0); x
: IN STD_LOGIC_VECTOR(3 DOWNTO 0);
Y : IN STD_LOGIC_VECTOR(3 DOWNTO 0)
);
END COMPONENT; BEGIN
i1 : full_adder4
PORT MAP (

5
-- list connections between master ports and signals
Ci => Ci,
Co => Co, S =>
S, x => x, Y =>
Y ); init : PROCESS
-- variable
declarations
BEGIN
-- code that executes only once
X <= "1001";
Y <= "0110";
Ci <= '0';
WAIT FOR 10 ns;
X <= "1001";
Y <= "0110";
Ci <= '1';
WAIT FOR 10 ns;

X <= "1111";
Y <= "0000";
Ci <= '0';
WAIT FOR 10 ns;
X <= "1111";
Y <= "0000";
Ci <= '1';
WAIT FOR 10 ns;

X <= "1010";
Y <= "0101";
Ci <= '0';
WAIT FOR 10 ns;
X <= "1010";
Y <= "0101";
Ci <= '1';
WAIT FOR 10 ns;

X <= "1111";
Y <= "1111";
Ci <= '0';
WAIT FOR 10 ns;
X <= "1111";
Y <= "1111";
Ci <= '1';
WAIT FOR 10 ns;
WAIT; END
PROCESS init; always :
PROCESS -- optional
sensitivity list
-- ( )
-- variable declarations
BEGIN
-- code executes for every event on sensitivity list WAIT;
END PROCESS always;
END full_adder4_arch;

6
Imágenes de la simulación y del diseño físico.

Conclusiones.

Al parecer, el sumador tuvo un funcionamiento exitoso, pudimos observar que la suma era correcta
sin importar que entrada tenga mayor número

Referencias.
➢ Sumador binario - comparador digital. (s. f.).
https://scuolaelettrica.it/escuelaelectrica/elettronica/lezione1.php#:~:text=El%20sumado
r%20binario%20es%20un,d%C3%ADgitos%20binarios%20a%20la%20vez.
➢ Redirect notice. (s. f.-j).
https://www.google.com/url?sa=i&url=https%3A%2F%2Fcompilandoconocimiento.com%
2F2017%2F06%2F13%2Fsumador-y-
restador%2F&psig=AOvVaw1eO7e7UVRwViyQecUEnjdD&ust=1697081164236000&source
=images&cd=vfe&opi=89978449&ved=2ahUKEwiYye6Qhu2BAxX8Ld4AHZLKAUgQr4kDegQ
IARBn
➢ https://www.studocu.com/es-mx/document/instituto-tecnologico-
dequeretaro/electronica-digital/sumador-binario-de-4-bits/53199143
➢ Cristian Monterroso. (2020, 8 junio). Sumador binario de 4 bits [Vídeo]. YouTube.
https://www.youtube.com/watch?v=7RIvwSRiU1Y
➢ D&R Tutoriales. (2020, 17 junio). Sumadores binarios (2, 3 y 4 bits) con compuertas lógicas
y displays | D&R Tutoriales [Vídeo]. YouTube.
https://www.youtube.com/watch?v=LtYwp_DCsOc
➢ Lógica del sumador completo | Sustractores y sumadores lógicos | Arrow.com. (s. f.).
https://www.arrow.com/es-mx/categories/standard-and-specialty-
logic/specialtylogic/logic-adders-and-
subtractors#:~:text=En%20los%20circuitos%20digitales%20y,elegir%20entre%20sumar%2
0y%20restar.