Nombre de la practica: Practica 2-Diseño lógico con módulos.

Nombre del alumno: Rodriguez Chamorro Hugo Javier

Introducción.
En esta práctica se abordará un concepto muy importante para poder diseñar circuitos
lógicos muy grandes o muy elaborados, con el propósito de optimizar el espacio para
construir el circuito o el número de elementos del circuito. Este concepto del que
hablaremos es el módulo, el cual está definido como un componente el cual tiene una
función determinada que permite ser agrupada de diferentes formas con otros
componentes originando una unidad mayor (Ediciones Larousse, 2016). Es de gran
importancia saber que la implementación de sistemas lógicos a través de compuertas
lógicas no siempre es lo más adecuado. En el caso de que la dificultad de la
construcción sea muy grande, se usa el diseño jerárquico y modular. Esta
implementación consiste en separar en bloques que hagan tareas muy difíciles. A su
vez pueden separarse en bloques de menor complejidad al grado de llegar a un nivel
de compuertas lógicas. El propósito de este tipo de implementación es que el diseño
del sistema general se separe en el diseño de elementos muy fáciles. Este tipo de
diseño es llamado top-down, es decir método de arriba hacia abajo (Morris Mano,
2003).

Desarrollo.
Implementación y prueba de un módulo en TkGate.

A continuación, se muestra la implementación del primer circuito de la practica 1

implementado con módulos, para ello se diseñó primero el módulo del circuito principal
y luego se diseñó un módulo para los relojes, es decir un contador de 3 bits. Estos
diseños se muestran en las figuras 1 y 2, respectivamente.

Enseguida se muestra los módulos

terminados del primer circuito de la practica
1, es decir el módulo del circuito principal y
el módulo del contador de 3 bits.

Figura 3: Módulo del circuito principal Figura 4: Módulo del contador de 3 bits
del primer circuito de la practica 1
Figura 1: Estructura interna del módulo interno del circuito 1 Figura 2: Estructura interna del módulo interno del contador
de la práctica 1. de 3 bits
A continuación, se muestra el diagrama del primer circuito de la practica 1
implementado con los dos módulos anteriores.
 Figura 5: Diagrama del primer circuito de la práctica 1 con módulos

Por último, se muestra la simulación del circuito de la figura 5, la cual comprueba el

funcionamiento correcto del circuito.

Implementación del sumador de 2 bits en forma modular.

A continuación se realizó la tabla de verdad del sumador de dos números binarios de 2
bit, para ello se escogieron como entrada las variables A1 , A 0 , B1 , B0 , donde A1 , A 0 son
las variables del primer número binario de dos bits y B1 , B0 son las variables del
segundo número binario de dos bits. En cuanto a la salida se escogieron como
variables C , S2 , S 1, donde C es el acarreo de la suma, S2 es el resultado de la suma de
la segunda columna de esta y S1 es el resultado de la primera columna de la suma. En
la tabla 1 se resume la tabla de verdad del sumador mencionado.
Tabla 1
Entradas Salidas
A B Acarreo Suma2 Suma1
A1 A0 B1 B0 C S2 S1
0 0 0 0 0 0 0
0 0 0 1 0 0 1
0 0 1 0 0 1 0
0 0 1 1 0 1 1
0 1 0 0 0 0 1
0 1 0 1 0 1 0
0 1 1 0 0 1 1
0 1 1 1 1 0 0
1 0 0 0 0 1 0
1 0 0 1 0 1 1
1 0 1 0 1 0 0
1 0 1 1 1 0 1
1 1 0 0 0 1 1
1 1 0 1 1 0 0
1 1 1 0 1 0 1
1 1 1 1 1 1 0

Para poder sacar los circuitos de cada salida del sumador de dos números binarios de
dos bits, se utilizó una herramienta de gran utilidad como lo son los mapas de
Karnaugh representando los minterminos de las funciones C , S2 y S1.
Mapa de Karnaugh para la función C .
B1 B0 00 01 11 10
A1 A 0
00
01 1
11 1 1 1
10 1 1
 C ( A 1 , A0 , B 1 , B0 )= A 1 B1 + A 1 A 0 B0 + A 0 B1 B0

Mapa de Karnaugh para la función S2.

B1 B0 00 01 11 10
A1 A 0
00 1 1
01 1 1
11 1 1
10 1 1
S1 ( A 1 , A 0 , B1 , B0 ) =A 1 B1 B 0+ A 1 A 0 B1 + A1 A 0 B 1+ A 1 B1 B0 + A 1 A0 B1 B0 + A1 A 0 B 1 B0

Mapa de Karnaugh para la función S1.

B1 B0 00 01 11 10
A1 A 0
00 1 1
01 1 1
11 1 1
10 1 1
S1 ( A 1 , A 0 , B1 , B0 ) =A 0 B 0+ A 0 B0 =A 0 ⨁ B0
En este caso ya que se necesita que estén involucrados los 4 bits de entrada para
crear el módulo correspondiente se sacó la suma de productos canónica utilizando las
diferentes propiedades del algebra booleana como se muestra a continuación:
S1 ( A 1 , A 0 , B1 , B0 ) =A 0 B 0+ A 0 B0

¿ ( A 0 B0 ) ( A1 + A1 ) ( B1 +B 1 )+ ( A0 B 0 ) ( A 1 + A 1 ) ( B 1+ B1 ) Complemento

¿ ( A 0 B0 ) ( A1 B 1+ A 1 B1 + A 1 B1 + A1 B1 ) + ( A0 B 0 ) ( A 1 B1 + A1 B 1+ A 1 B1 + A1 B1 ) Distributividad
¿ A1 A 0 B1 B0 + A 1 A 0 B1 B 0+ A 1 A 0 B1 B 0+ A 1 A 0 B1 B 0+ A 1 A 0 B1 B0 + A 1 A0 B1 B0 + A1 A0 B 1 B0 + A1 A 0 B 1 B0 Distributiv
Luego para poder implementar el sumador completo se realizaron los módulos de los
relojes de los números binarios, es decir uno para el numero binario A y otro para el
numero binario B. A continuación,
en las figuras 1 y 2 se muestra la
estructura interna de los módulos
para A y para B de manera
respectiva.

Figura 1: Estructura interna del módulo para el Figura 2: Estructura interna del módulo para el número
número binario A binario B
 A continuación, se muestran los módulos terminados de los números binarios A y B.

Figura 3: Módulo del número binario A Figura 4: Módulo del número binario B

Enseguida se muestran la estructura interna de los

módulos de las funciones C, S1 y S2 en las figuras 5, 6 y 7 respectivamente.

Figura 5: Estructura interna del módulo de la función C Figura 6: Estructura interna del módulo de la función S2

Figura 8: Módulo de la función C Figura 9: Módulo de la función S2 Figura 10: Módulo de la función S1

continuación, se muestran
los módulos terminados de
las funciones C, S2 y S1.
Luego se armó el circuito del
sumador de dos números
binarios de 2 Figura 7: Estructura interna del módulo de la función S1 bits con los 5
modulo hechos previamente, es decir con el módulo del número A, el módulo del
número B, el módulo de la función C, el módulo de la función S2 y el módulo de la
función S1 como se muestra en la figura 11.

Figura 11: Diagrama del circuito del sumador con módulos terminado.
A continuación, se realizó la simulación del circuito sumador con módulos, la cual se
muestra en la figura 12:

Figura 12: Simulación del sumador binario de 2bits con módulos

Observación: En la figura 12 se muestran los resultados de la simulación del sumador

binario de 2 bits. Como se puede apreciar el numero A en las primeras cuatro
combinaciones va a valer 0, en las siguientes 4 combinaciones vale 1, en las siguientes
combinaciones vale 2 y por último en las últimas 4 combinaciones vale 3. En cuestión
del número B se nota que en cada una de las 4 combinaciones su valor va a ser de
0,1,2 y 3, respectivamente. En cuestión de la salida C(OutC), el cual es el acarreo de
salida se nota que va a valer 1, solamente cuando el valor de la suma sea 4(100),
5(101) o 6(110), en los demás casos vale 0. En cuestión de la salida de la suma 2 (S2),
que es la suma de la columna 2 de derecha a izquierda de la suma principal, se puede
notar que vale 1 cuando el valor de la suma es 2 (010), 3 (011) y 6 (011),en los demás
casos vale 0. Por último la salida de la suma 1 (S1), que es la suma de la columna 1 de
derecha a izquierda de la suma principal, se puede notar que vale 1 cuando el valor de
la suma es 1 (001), 3 (011) y 5 (101), en todos los demás casos vale 0.

Enseguida se llenó la tabla 2 usando la simulación que se realizó en el software

TkGate, tal como se muestra a continuación:
 Tabla 2: Tiempos de contaminación
La entrada B (t i ¿ Tiempo efectivo (t 0 ¿ Tiempo efectivo Tiempo de propagación
cambia (siendo de cambio en entrada del cambio en salida t 0−t i
A=1)
de 0 a 1 249 ns 223 ns 26 ns
de 1 a 2 300 ns 280 ns 20 ns
de 2 a 3 349 ns 365 ns 16 ns

Tabla 3 con los tiempos de propagación para los valores definitivos (propagación total)
La entrada B (t i ¿ Tiempo (t 0 ¿ Tiempo efectivo Tiempo de propagación
cambia (siendo efectivo del cambio definitivo en t 0−t i
A=1) de cambio en salida
entrada
de 0 a 1 250 ns 274 ns 24 ns
de 1 a 2 300 ns 328 ns 28 ns
de 2 a 3 350 ns 367 ns 17 ns

Con la ayuda de la figura 15 se determinó el tiempo efectivo de entrada cuando la señal

de entrada B cambia de 0 a 1 siendo A=1, para ello tenemos lo siguiente:

Figura 15: Zoom de la simulación para el tiempo efectivo de la entrada

B cuando cambia de 0 a 1 siendo A=1

t offset =110 ns
∴ t i ( B )=110 ns+ 140 ns=250 ns

Con la ayuda de la figura 16 se determinó el tiempo efectivo del cambio en salida, para
ello tenemos lo siguiente:

t offset =114 ns
 ∴ t 0 =114 ns +160 ns=274 ns

Figura 16: Zoom de la simulación para el tiempo efectivo del cambio

en la salida

Entonces el tiempo de propagación en este caso está dado como:

t p=t 0−t i=274 ns−250 ns=2 4 ns
Con la ayuda de la figura 17 se determinó el tiempo efectivo de entrada cuando la señal
de entrada B cambia de 1 a 2 siendo A=1, para ello tenemos lo siguiente:

Figura 17: Zoom de la simulación para el tiempo efectivo de la entrada

B cuando cambia de 1 a 2 siendo A=1

t offset =1 40 ns
∴ t i ( B )=140 ns+1 60 ns=300 ns
Con la ayuda de la figura 18 se determinó el tiempo efectivo del cambio en salida, para
ello tenemos lo siguiente:
 t offset =1 48 ns
∴ t 0 =1 48 ns+1 80 ns=328 ns

Figura 18: Zoom de la simulación para el tiempo efectivo del cambio

en la salida

Entonces el tiempo de propagación en este caso está dado como:

t p=t 0−t i=328 ns−300 ns=28 ns
Con la ayuda de la figura 19 se determinó el tiempo efectivo de entrada cuando la señal
de entrada B cambia de 2 a 3 siendo A=1, para ello tenemos lo siguiente:

Figura 19: Zoom de la simulación para el tiempo efectivo de la entrada

B cuando cambia de 2 a 3 siendo A=1

t offset =190 ns
∴ t i ( B )=190 ns +1 60 ns=350 ns
Con la ayuda de la figura 20 se determinó el tiempo efectivo del cambio en salida, para
ello tenemos lo siguiente:

t offset =167 ns
∴ t 0 =167 ns+2 0 0 ns=3 67 ns

Figura 20: Zoom de la simulación para el tiempo efectivo del cambio

en la salida

Entonces el tiempo de propagación en este caso está dado como:

t p=t 0−t i=3 67 ns−350 ns=17 ns

Conclusión.
En esta práctica se aprendió a implementar un sumador de dos números binarios de 2
bits a partir de módulos, lo cual es de vital importancia para poder optimizar el circuito
lógico. Es importante mencionar que para poder implementar este circuito se ocuparon
algunos temas vistos en el curso de fundamentos de lógica digital como lo son los
minterminos y los mapas de Karnaugh. También se aprendió a sacar los tiempos de
contaminación del circuito a partir de los tiempos de propagación de la respectiva
entrada y salida del circuito. Otra de las cosas que se aprendió en esta práctica es a
sacar el tiempo de propagación total del circuito tomando en cuenta el camino mas
largo para llegar a las salidas del circuito sumador.
Referencias.
Ediciones Larousse. (2016). Lengua española-Módulo. Obtenido de Diccionarios.com:
https://www.diccionarios.com/diccionario/espanol/modulo
Morris Mano, M. (2003). Diseño digital. Pearson Educación.