Electrónica Digital

Circuitos Combinacionales Modulares

Muchos circuitos combinacionales realizan funciones específicas comunes en el diseño
digital y por lo tanto estos circuitos son tratados como módulos funcionales utilizados para crear
circuitos mayores, y de hecho estos módulos están disponibles como circuitos integrados (CI)
comerciales.

Entre los circuitos combinacionales modulares se tienen:

 Sumadores binarios
 Sustractores binarios
 Comparador binario
 Multiplexores y Demultiplexores

Sumadores Binarios

El sistema numérico de uso más frecuente para la representación de enteros es el sistema

numérico de complemento a 2, pues este facilita la representación de números positivos y
negativos y la implementación circuital sencilla de circuitos de suma y resta.

Sumador sencillo (Medio sumador) HA

Un medio sumador (HA, por sus siglas en inglés) es un circuito combinacional que suma
dos dígitos binarios y proporciona un bit de acarreo 1, cuando el resultado de la suma supera al
número binario 1.

Símbolo lógico:

Figura 1. Símbolo lógico Medio Sumador

La figura 1 muestra el símbolo circuital para un medio sumador de dos dígitos A y B que
genera el resultado de la operación con la variable S y el acarreo con la variable C. En la tabla 1 se
observa la tabla de verdad con la relación entre estas variables.

Tabla 1. Tabla de verdad Medio Sumador

A B S C
0 0 0 0
0 1 1 0
1 0 1 0
1 1 0 1
 De la tabla de verdad se pueden obtener los mapas K para S y C y de estos últimos las
expresiones respectivas tal como muestra la figura 2.

B B
0 1 0 1
A A
0 0 1 0 0 0
1 1 0 1 0 1
S C

(a) (b)
Figura 2. Mapas K para (a) S y (b) C del medio sumador

A partir de las expresiones para S y C se puede sintetizar el circuito HA como:

Figura 3. Diagrama lógico HA

Sumador Completo (FA)

Un sumador completo (FA, por sus siglas en inglés) es un circuito combinacional que suma
dos dígitos binarios con cualquier acarreo que resulte de la suma anterior. Tiene tres entradas que
corresponde a los dígitos binarios a sumar (A y B) y el acarreo anterior (C n-1), y dos salidas
correspondiente a el resultado de la suma (S) y el acarreo generado en la operación (Cn), tal como
se indica en el símbolo lógico mostrado en la figura 4.

Figura 4. Símbolo lógico Sumador Completo

La tabla 2 muestra la relación entre las variables de entrada y las variables de salida del
sumador completo a través de una tabla de verdad. De esta tabla pueden obtenerse los mapas K
para cada salida (S y C) tal como se reflejan en la figura 5.
 Tabla 2. Tabla de verdad Sumador Completo
A B Cn-1 S Cn
0 0 0 0 0
0 0 1 1 0
0 1 0 1 0
0 1 1 0 1
1 0 0 1 0
1 0 1 0 1
1 1 0 0 1
1 1 1 1 1

BCn-1 BCn-1
00 01 11 10 00 01 11 10
A A
0 0 1 0 1 0 0 0 1 0
1 1 0 1 0 1 0 1 1 1
S C

(( )( ( )) )

(a) (b)

Figura 5. Mapas K para (a) S y (b) Cn del sumador completo

A partir de las expresiones simplificadas para S y Cn se puede sintetizar el circuito FA como

se observa en la figura 6.

Figura 6. Diagrama lógico FA

Sumador Pseudoparalelo

Es un circuito combinacional que suma números binarios de n bits. Está formado por n-1
sumadores completo y un medio sumador. La entrada de datos es en forma paralela, mientras
que el acarreo se propaga en cascada de una unidad sumadora a otra.
 El esquema se presenta a continuación:

Figura 7. Sumador pseudoparalelo

La operación a realizar es la siguiente:

( ) ( ) ( )

Ejemplo 1: Diseñe un sumador que muestre el resultado de la operación 8+15

Tanto el número 8 como el número 15 requieren 4 bits para su representación en binario,

por tanto se necesita un sumador de 4 bits para efectuar la operación. La suma representada en
números binarios es:

1 0 0 0 ← C
8 1 0 0 0 ← A
+15 1 1 1 1 ← B
23 1 0 1 1 1 ← S

El esquema circuital que permite realizar esta operación se muestra en la figura 8.

Figura 8. Esquema circuital ejemplo 1

Así:

( ) ( )
Sustractores Binarios

Al igual que los sumadores binarios se tienen dos modelos para el sustractor: simple y
completo.

Sustractor simple, HS

El sustractor simple (HS, por sus siglas en inglés) es un circuito combinacional que resta
dos números binarios (A y B) de 1 bit generando la diferencia (D) entre ambos más un préstamo
(P). La figura 9 muestra el símbolo lógico para este módulo y la tabla de verdad que relaciona las
variables involucradas.

A B D P
0 0 0 0
0 1 1 1
1 0 1 0
1 1 0 0

(a) (b)

Figura 9. Sustractor Simple (a) símbolo lógico – (b) tabla de verdad

De la tabla de verdad se pueden obtener los mapas K para D y P y de estos últimos las
expresiones respectivas tal como muestra la figura 10.

B B
0 1 0 1
A A
0 0 1 0 0 1
1 1 0 1 0 0
D P

(a) (b)
Figura 10. Mapas K para (a) D y (b) P del sustractor simple

A partir de las expresiones para D y P se puede sintetizar el circuito HS como:

Figura 11. Diagrama lógico HS

Sustractor completo, FS

Un sustractor completo (FS, por sus siglas en inglés) es un circuito combinacional que resta
dos dígitos binarios de 1 bit considerando el préstamo realizado en la columna anterior. Tiene tres
entradas que corresponde a los dígitos binarios a restar (A y B) y el préstamo anterior (Pn-1), y dos
salidas correspondiente a el resultado de la resta (D) y el préstamo realizado en la operación (Pn).
La figura 12 muestra el símbolo lógico para este módulo y la tabla de verdad que relaciona las
variables de entrada y salida.

A B Pn-1 D Pn
0 0 0 0 0
0 0 1 1 1
0 1 0 1 1
0 1 1 0 1
1 0 0 1 0
1 0 1 0 0
1 1 0 0 0
1 1 1 1 1

(a) (b)

Figura 12. Sustractor completo (a) símbolo lógico – (b) tabla de verdad

De la tabla de verdad se obtienen los mapas K para D y Pn y de estos últimos las

expresiones respectivas tal como muestra la figura 13.

BPn-1 BPn-1
00 01 11 10 00 01 11 10
A A
0 0 1 0 1 0 0 1 1 1
1 1 0 1 0 1 0 0 1 0
D Pn

( )

(a) (b)

Figura 13. Mapas K para (a) D y (b) Pn del sustractor completo

A partir de las expresiones simplificadas para D y Pn se puede sintetizar el circuito FS como

se observa en la figura 14.
 Figura 14. Diagrama lógico FS

Sustractor Pseudoparalelo

Es un circuito combinacional que realiza la diferencia de números binarios de n bits. Está

formado por n-1 sustractores completo y un sustractor sencillo. La entrada de datos es en forma
paralela, mientras que el préstamo se propaga en cascada de una unidad sustractora a la otra.

El esquema se presenta en la figura 15:

Figura 15. Sustractor pseudoparalelo

Ejemplo 2: Diseñe un sustractor que realice la operación 5 – 3

Tanto el número 5 como el número 3 requieren 3 bits para su representación en binario,

por tanto la operación se puede realizar con un pseudosustractor de 3 bits formado por un
sustractor sencillo y dos sustractores completos.

La operación en números binarios es:

0 1 0 ← Pn
5 1 0 1 ← A
-3 0 1 1 ← B
2 0 1 0 ← D
 El esquema circuital que permite realizar esta operación se muestra en la figura 16.

Figura 16. Esquema circuital ejemplo 2

De esta manera:

( ) ( )

Comparador binario

Un comparador es un circuito combinacional que determina la magnitud relativa de dos

números binarios de n bits. El circuito toma tres decisiones: >, < ó =, lo que indica que el circuito es
un módulo lógico de 2n entradas y 3 salidas. La figura 17 muestra el diagrama funcional de un
comparador binario de 1 bit.

Figura 17. Diagrama funcional de un comparador de 1 bit

Haciendo F1=1 para A<B, F2=1 para A=B y F3=1 para A>B se puede establecer la siguiente
tabla de verdad:
Tabla 3. Tabla de verdad del comparador binario de 1 bit
A B F1 F2 F3
0 0 0 1 0
0 1 1 0 0
1 0 0 0 1
1 1 0 1 0

De la tabla 3 se tienen los mapas K para cada salida:

B B B
0 1 0 1 0 1
A A A
0 0 1 0 1 0 0 0 0
1 0 0 1 0 1 1 1 0
F1 F2 F3
 A partir de los mapas K, las expresiones para la salida quedan expresadas como:

, ,

El diagrama lógico para el comparador de 1 bit se muestra a continuación:

Figura 18. Diagrama lógico comparador de 1 bit

Multiplexor

Un multiplexor es un circuito combinacional modular que selecciona una de varias líneas

de entrada, para transferirla a la salida. La selección de una línea de entrada en particular es
controlada por un conjunto de líneas de selección. El esquema modular básico se muestra en la
figura 19.

Figura 19. Bloque modular Multiplexor

En un módulo multiplexor por 2n líneas de entrada, existen n líneas de control y 1 línea de

salida. El dato de entrada que es transferido a la salida depende del valor presente las líneas de
control.

Ejemplo 3: Diseñe de un multiplexor 4 a 1

Para un multiplexor con 4 líneas de entrada se requieren 2 líneas de control (4=22). En

base a esto, el diagrama funcional es como el mostrado en la figura 20.
 Figura 20. Multiplexor 4 a 1 – ejemplo 3

La tabla de verdad simplificada para este multiplexor se presenta en la tabla 4, donde se

observa que la salida Y tomará el valor de una de las entradas dependiendo de la combinación
dada por las líneas de control comenzando todas en 0 hasta todas en 1.

Tabla 4. Tabla de verdad simplificada multiplexor 4 a 1 – ejemplo 3

S0 S1 Y
0 0 D0
0 1 D1
1 0 D2
1 1 D3

De la tabla 4 se obtiene la expresión para Y como:

la cual se implementa con compuertas tal como muestra la figura 21.

Figura 21. Circuito lógico multiplexor 4 a 1 – ejemplo 3

Demultiplexor

Un demultiplexor realiza la función contraria al multiplexor. Es un circuito combinacional

n
modular que tiene una sola señal de entrada que es transferida a una de las 2 líneas de salida. La
selección de una línea de salida en particular depende de la combinación presente en las n líneas
de control. La figura 22 muestra el esquema modular básico para un demultiplexor.

Figura 22. Bloque modular Demultiplexor

Ejemplo 4: Diseñe un demultiplexor 1 a 4. Las salidas no seleccionadas deben permanecer en 1.

2
Para un demultiplexor con 4 líneas de salida se requieren 2 líneas de control (4=2 ). En
base a esto, el diagrama funcional es como el mostrado en la figura 23.

Figura 23. Demultiplexor 4 a 1 – ejemplo 4

La tabla de verdad para este demultiplexor se presenta en la tabla 5, donde se observa que
la salida Yn que toma el valor de la entrada D depende de la combinación dada por las líneas de
control, mientras que el resto de las entradas permanece en 1.

Tabla 5. Tabla de verdad para el demultiplexor 1 a 4, ejemplo 4

D S0 S1 Y0 Y1 Y2 Y3
0 0 0 0 1 1 1
0 0 1 1 0 1 1
0 1 0 1 1 0 1
0 1 1 1 1 1 0
1 0 0 1 1 1 1
1 0 1 1 1 1 1
1 1 0 1 1 1 1
1 1 1 1 1 1 1
 De la tabla de verdad se tiene las expresiones para cada salida:

Las cuales pueden verse también expresadas en la tabla de verdad simplificada mostrada
en la tabla 6.

Tabla 6. Tabla de verdad simplificada, ejemplo 4

S0 S1 Y0 Y1 Y2 Y3
0 0 D 1 1 1
0 1 1 D 1 1
1 0 1 1 D 1
1 1 1 1 1 D

A partir de las expresiones obtenidas para las 4 salidas del demultiplexor se obtiene el
diagrama lógico con compuertas mostrado en la figura 24.

Figura 24. Circuito lógico demultiplexor 4 a 1 – ejemplo 4

Implementación de funciones usando multiplexores

El ejemplo 3 mostró las salidas del multiplexor como una función SOP, lo que indica que
este módulo permite la implementación de funciones expresadas como suma de términos
producto. Para implementar una función lógica usando multiplexores se siguen los siguientes
pasos:

1. Identificar el número de variables de la función.

 2. Determinar la tabla de verdad de la función.
3. Escoger un multiplexor con n-1 líneas de selección, donde n es el número de variables de
entrada (literales) de la función.
4. Por inspección de la tabla de verdad asignar a las líneas de entrada del multiplexor los
valores de 1, 0, ó la variable no incluida en las líneas de selección en su forma normal o
complementada.

Ejemplo 5: Implementar la función usando multiplexores.

1. Nro. de variables: 3 → A, B y C
2. Tabla de verdad

Tabla 7. Tabla de verdad, ejemplo 5

A B C F
0 0 0 1
0 0 1 1
0 1 0 0
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 1

3. Se requiere un multiplexor con 2 líneas de selección, puesto que hay 3 variables de entrada.
Por tanto se escoge un multiplexor 4 a 1.
4. Por inspección de la tabla de verdad se conectará B y C a las líneas de selección, la variable A
formará parte de las entradas y la variable F corresponderá a la salida del MUX, de acuerdo a
la información mostrada en la tabla 8.

Tabla 8. Asignación de variables de la función a la líneas del MUX, ejemplo 5

A B C F Conexión a efectuar
0 0 0 1
Conectar 1 a la entrada D0
1 0 0 1
0 0 0 1
Conectar 1 a la entrada D1
1 0 1 1
0 1 0 0
Conectar 0 a la entrada D2
1 1 0 0
0 1 1 0
Conectar A a la entrada D3
1 1 1 1
 Siguiendo lo indicado en la tabla 8, la función F implementada con multiplexor se muestra
en la figura 25.

Figura 25. Bloque multiplexor 4 a 1 – ejemplo 5