Documentos de Académico
Documentos de Profesional
Documentos de Cultura
23-24 M1T1 Arquitectura E S
23-24 M1T1 Arquitectura E S
Bibliografía:
Capítulo 7: Stallings, William, “Organización y Arquitectura de Computadores”, Prentice Hall,
2006
Capítulo 6: Patterson, D. and Hennessy, J., “Estructura y Diseño de Computadores. La Interfaz
Hardware/Software”, Ed. Reverté, 2011
Interconexión de componentes
Uso de estructuras de interconexión,
basadas principalmente en:
Buses (multipoint) clásico
Interconexiones punto-a-punto
(point-to-point) actual
Periféricos e Interfaces M1T1: Arquitectura del sistema de E/S 3
Características de los sistemas de E/S
Objetivos de diseño
CPU/memoria
Alto rendimiento, bajo coste, alta eficiencia energética, …
Entrada/salida
Expansibilidad: Que el sistema se pueda ampliar para añadir nuevos dispositivos E/S
Confiabilidad (dependability): Confianza del usuario en el servicio que presta, fiabilidad, …
Un fallo en el disco con pérdida de información es más catastrófico para el usuario que un fallo en la CPU.
Recuperación ante fallos: Detección y corrección de errores
Bajo coste
Otros: Consumo energético, rendimiento, …
Otros características
Conforme las CPUs son más rápidas, tanto las máquinas grandes como pequeñas en un
determinado sector, usan los mismos microprocesadores siendo entonces la memoria y la E/S
componentes importantes que marcan la diferencia entre un computador y otro.
El éxito de aplicaciones recientes (multimedia, internet, ...) fuertemente relacionadas con el
ancho de banda de la E/S.
Las máquinas interactúan con las personas a través del sistema de E/S.
Medidas de rendimiento: productividad y tiempo de respuesta
Más complejo de medir (dependencia de otros componentes) y la medida a utilizar depende
del tipo de sistema computador (PC, server, embedded) y de las aplicaciones
Servidores Productividad (operaciones E/S / seg., Transacciones/seg) y tiempo de respuesta
P.e. Tiendas online, cajeros automáticos, operaciones financieras (banco, bolsa,…)
PC: tiempo de respuesta
Periféricos e Interfaces M1T1: Arquitectura del sistema de E/S 4
TEMA 1: Arquitectura del sistema de E/S
Introducción
Bibliografía:
Capítulo 7: Stallings, William, “Organización y Arquitectura de Computadores”, Prentice Hall,
2006
Capítulo 6: Patterson, D. and Hennessy, J., “Estructura y Diseño de Computadores. La Interfaz
Hardware/Software”, Ed. Reverté, 2011
Periférico
Dispositivo hardware (electrónico, mecánico u óptico) que posibilita la comunicación del
computador con el exterior. Puede ser de almacenamiento o de E/S de datos.
E/S de datos: teclado, pantalla, ratón, impresora, joystick, …
Almacenamiento: disco, flash, cinta, …
SISTEMA DE ENTRADA/SALIDA
Buses del
Bus de periférico
sistema
INTERFAZ PERIFÉRICO
Ej. Cables USB, HDMI, SATA
8085
Bus/enlace al Periférico
Periférico
Interfaz/Controlador/Módulo de E/S Una operación de E/S consiste en:
• Conexión del periférico al bus sistema • El procesador comprueba si el dispositivo está listo
• Reconoce y genera direcciones (lectura del registro de estado)
• Visible al programador como un conjunto de registros • Enviar parámetros de la operación (registro de control)
• Complejidad variable según prestaciones del computador • El periférico envía/recibe un dato al/del interfaz
• Controlador procesador de E/S • Transferir el dato del interfaz (reg. Datos) al procesador
BUS
• Permite al programador, conjuntamente con el Sistema • Terminación (registro de control/estado)
Operativo, tener una visión simplificada del periférico
EMA
Periféricos e Interfaces M1T1: Arquitectura del sistema de E/S 7
Estructura de un interfaz de E/S
Status
Lógica de interfaz Control
Registro de datos (o buffers)
Líneas de datos
a dispositivo Periféricos
Líneas de direcciones
externo Datos
Líneas de control Registro control/estado . - Impresoras
. - Discos
. - Teclados/ratones
- Pantallas
Status
- Motores
Lógica de interfaz Control - Sensores
a dispositivo
Lógica de Datos - Actuadores
externo
control E/S
Conexión al
bus del sistema Conexión al periférico
Interfaz o controlador
Teclado
Procesador
Display 7-seg
Bus del sistema
microcomputador
Periféricos e Interfaces M1T1: Arquitectura del sistema de E/S 10
TEMA 1: Arquitectura del sistema de E/S
Introducción
Bibliografía:
Capítulo 7: Stallings, William, “Organización y Arquitectura de Computadores”, Prentice Hall,
2006
Capítulo 6: Patterson, D. and Hennessy, J., “Estructura y Diseño de Computadores. La Interfaz
Hardware/Software”, Ed. Reverté, 2011
Point-to-point
Bus
Interrupts
Processor
Cache
Bus de direcciones
Bus de datos Memory– I/O bus Bus del sistema
Bus de control
I/O I/O I/O Controlador (o adaptador de BUS)
Main controller controller controller
memory
Ventajas
Versatilidad
Fácil adición de nuevos dispositivos o subsistemas.
Permite compartir periféricos que usan el mismo bus entre sistemas de computadores.
Coste reducido o rentable ya que el bus es un camino compartido
Desventajas
Un bus crea un cuello de botella en las comunicaciones
Velocidad limitada por:
Longitud del bus (tiempo de propagación: ≈ 20 cm por nanosegundo)
Número de dispositivos conectados al bus
La necesidad de soportar un rango amplio de dispositivos (diferentes tipos)
Tiempos de respuestas y velocidades de transferencia diferentes
Bus Bakplane
Procesador Memoria
Bus procesador-memoria
Procesador Memoria
Puente
(Bridge)
Bus backplane dotado de varios conectores (slots) se conecta a través de un puente (bridge) al
bus procesador-memoria.
Bus procesador-memoria para el tráfico entre procesador-memoria.
Los buses de E/S conectados a través de los adaptadores al backplane.
North
PCI
South
Lentos
Bus asíncrono
No tiene señal de reloj
Mejor
Puede acomodar una amplia gama de dispositivos Longitud
del bus
asíncrono
Los buses pueden ser más grandes
Sin problemas con el sesgo de reloj. Mejor
Requiere de un protocolo de presentación o saludo síncrono
Corto
Handshaking
Normalmente más lento que un síncrono Similares Variados
Bus semisíncrono
Incluye señal de reloj pero pueden haber algunos estados de espera (wait) para aquellos
dispositivos que no respondan en el tiempo establecido por el ciclo de reloj.
handshake
Protocolo síncrono
Reloj
Esquema de arbitraje
Un maestro que quiera hacer uso del bus activa la señal de requerimiento de bus (bus request)
El maestro no puede hacer uso del bus hasta que se lo concedan (bus grant)
Un maestro debe indicar al árbitro cuando finaliza el uso del bus
Ejemplo de conexión
punto a punto
de bajas prestaciones:
-Serial: RS232
Periféricos e Interfaces M1T1: Arquitectura del sistema de E/S 26
Ejemplo:
Chipset Z370
Intel core i processors, Coffeelake (oct, 2017), 8ª generación. Chipset Z370
P1
BUS serie compartido P1 Conexión serie punto a punto P2
Bibliografía:
Capítulo 7: Stallings, William, “Organización y Arquitectura de Computadores”, Prentice Hall,
2006
Capítulo 6: Patterson, D. and Hennessy, J., “Estructura y Diseño de Computadores. La Interfaz
Hardware/Software”, Ed. Reverté, 2011
Uso de interrupciones
Los sistemas de E/S utilizan, con frecuencia, interrupciones para solicitar la atención del
procesador (sincronización).
Las interrupciones deben ser tratadas por el SO y hacen que el procesador cambie al
modo supervisor o kernel.
3. Manejar las interrupciones generadas por los dispositivos de E/S (de igual
forma que trata las posibles excepciones generadas por los programas)
Bibliografía:
Capítulo 7: Stallings, William, “Organización y Arquitectura de Computadores”, Prentice Hall,
2006
Capítulo 6: Patterson, D. and Hennessy, J., “Estructura y Diseño de Computadores. La Interfaz
Hardware/Software”, Ed. Reverté, 2011
Bibliografía:
Capítulo 7: Stallings, William, “Organización y Arquitectura de Computadores”, Prentice Hall,
2006
Capítulo 6: Patterson, D. and Hennessy, J., “Estructura y Diseño de Computadores. La Interfaz
Hardware/Software”, Ed. Reverté, 2011
28
Memoria
Decodificador centralizado
Bibliografía:
Capítulo 7: Stallings, William, “Organización y Arquitectura de Computadores”, Prentice Hall,
2006
Capítulo 6: Patterson, D. and Hennessy, J., “Estructura y Diseño de Computadores. La Interfaz
Hardware/Software”, Ed. Reverté, 2011
Comportamiento
Periféricos de entrada (teclado, ratón,...)
Periféricos de salida (impresora, pantalla, ...)
Periféricos de lectura y escritura o almacenamiento (discos y cintas magnéticas)
Compañero
Según quien introduzca o lea los datos en el otro extremo del periférico
• Máquina
• Humano
Frecuencia de datos
Frecuencia máxima a la que pueden ser transferidos los datos entre procesador y periférico o
entre memoria y periférico.
Procesador Dispositivos
E/S
Control Entrada
Gran variedad de
Memoria
dispositivos
Camino de
Salida
datos Caché
Bibliografía:
Capítulo 7: Stallings, William, “Organización y Arquitectura de Computadores”, Prentice Hall,
2006
Capítulo 6: Patterson, D. and Hennessy, J., “Estructura y Diseño de Computadores. La Interfaz
Hardware/Software”, Ed. Reverté, 2011