Documentos de Académico
Documentos de Profesional
Documentos de Cultura
TEMA: RECONOCIMIENTO DE
ARQUITECTURA DE COMPUTADORAS
CLASE 04
Objetivo
4
Competencias
26/3/2018 8
E/S Programada
• Cuando el procesador envía una orden al módulo de E/S, debe
esperar hasta que la operación de E/S concluya.
• Si el procesador es más rápido que el módulo de E/S, el procesador
desperdicia tiempo.
26/3/2018 9
11
E/S Mediante Interrupciones
• El procesador proporciona la orden de E/S y continúa ejecutando
otras instrucciones siendo interrumpido por el módulo de E/S cuando
el mismo ha terminado su trabajo.
26/3/2018 12
13
• Tanto con E/S Programada como con Interrupciones, el procesador es
responsable de extraer los datos de la memoria principal en una
salida y de almacenar los datos en la memoria principal en una
entrada.
26/3/2018 13
Acceso Directo a Memoria (DMA)
26/3/2018 14
Acceso Directo a Memoria (DMA)
• Los controladores están programados con punteros de origen y
de destino (donde leer / escribir los datos), contadores para
rastrear el número de bytes transferidos y configuraciones, que
incluyen tipos de E / S y de memoria, interrupciones y estados
para los ciclos de CPU.
• DMA aumenta la concurrencia del sistema al permitir que la
CPU realice tareas mientras que el sistema DMA transfiere
datos a través del sistema y buses de memoria.
26/3/2018 15
16
17
18
ISA - Instruction Set Architecture
Arquitectura del conjunto de instrucciones
• La arquitectura de conjunto de
instrucciones (ISA) es el conjunto de
técnicas de diseño de procesadores
utilizadas para implementar el flujo de
trabajo de instrucciones en el
hardware.
• ISA le dice cómo su procesador va a
procesar las instrucciones de su
programa.
26/3/2018 19
CISC - COMPLEX INSTRUCTION SET
CONJUNTO DE INSTRUCCIONES COMPLEJAS
Un ordenador donde una sola instrucción puede ejecutar varias
operaciones de bajo nivel:
• una carga de memoria,
• una operación aritmética,
• un almacén de memoria.
• capaz de operaciones de varios pasos
• modos de direccionamiento dentro de instrucciones únicas.
26/3/2018 20
RISC - REDUCED INSTRUCTION SET
CONJUNTO DE INSTRUCCIONES REDUCIDO
• Una computadora que solo usa instrucciones simples
que se pueden dividir en múltiples instrucciones que
realizan una operación de bajo nivel dentro de un solo
ciclo de reloj.
26/3/2018 21
Ejemplo
22
CISC
A = A * B; <<<====== Esta es la declaración C
• El objetivo principal de la arquitectura CISC es
completar una tarea en la menor cantidad posible de
líneas de montaje.
• Esto se logra mediante la construcción de hardware
de procesador que es capaz de comprender y
ejecutar una serie de operaciones.
25
CISC Ventaja del enfoque
• El compilador tiene que hacer muy poco trabajo para traducir una
declaración de lenguaje de alto nivel en la ensamblador
• La longitud del código es relativamente corta
• Se requiere muy poca RAM para almacenar instrucciones
• El énfasis se pone en la construcción de instrucciones complejas
directamente en el hardware.
26
RISC
27
RISC
MULT A,B
28
RISC
MULT A,B
30
RISC Ventaja del enfoque
31
Comparación CISC vs RISC
32
Examples
33
34
Pipelining
26/3/2018 35
Pipelining
26/3/2018 36
38
Actividad de investigación
• Investigar sobre Procesamiento de instrucciones explícitamente en
paralelo (del inglés EPIC: Explicitly Parallel Instruction Computing).
• Cada equipo debe elaborar una presentación en power point con la
explicación de este enfoque.
Bibliografía
• Organización y Arquitectura de Computadores. William
Stallings - 7° edición. Pearson Education. 2005.
• Organización de Computadoras Un enfoque estructurado
_Tanenbaum - 4a edición. Prentice Hall. 2000.
• http://www.firmcodes.com/difference-risc-sics-architecture/
• https://es.slideshare.net/SuvenduDash/cisc-risc-architecture