UNIVERSIDAD NACIONAL DEL NORDESTE CATEDRA DE ELECTRONICA I - AÑO 2023

FACULTAD DE INGENIERIA - RESISTENCIA PROFESOR JTP: ING. LEANDRO RIQUELME

GUIA DE TRABAJOS PRACTICOS DE LABORATORIO L4

LOGICA – UNIDAD 6
Objetivos:
 Ensayar en ambientes CAD y laboratorio real, el funcionamiento de circuitos lógicos sencillos
 Aplicar diversas formas circuitales a la resolución de problemas de diseño digital.
 Experimentar y distinguir características de las tecnologías CMOS y TTL
 Comprobar tablas de verdad y estados lógicos
 Evaluar alternativas de diseño con chips y bloques en diferentes niveles de integración
Simulación en Computadora:

Utilizar software de CAD apropiado para diseño de circuitos lógicos (MultiSim TM, LogicWorksTM, etc.)
Resumen Teórico

Un sistema digital es un circuito electrónico diseñado para manipular información, que esté representada
en forma digital, es decir, que solo puedan tomar valores discretos.

ENTRADA DE INFO. SISTEMA DIGITAL SALIDA DE INFO.

Una función digital es toda relación algebraica entre variables binarias, a través de las operaciones
especificadas por el Álgebra de Boole; es decir suma, producto e inversión lógica. La representación
gráfica se realiza mediante compuertas lógicas.

El término compuerta se usa para describir un circuito que realiza una operación lógica básica.

Compuerta Inversora (NOT): Realiza la operación de inversión, negación o complementación. Esta

compuerta cambia un nivel lógico al nivel opuesto. En términos de bits, cambia un 1 por un 0, y un 0 por
un 1.

Compuerta AND (Y): Realiza la operación que se conoce como multiplicación lógica. Genera un nivel
alto a la salida solo si todas las entradas tienen un nivel alto. Puede tener dos o más entradas. El número
total de posibles combinaciones de entradas binarias a una puerta viene determinado por la fórmula
N = 2n. Donde N es el número de posibles combinaciones de entrada y n es el número de variables de
entrada.

1
 UNIVERSIDAD NACIONAL DEL NORDESTE CATEDRA DE ELECTRONICA I - AÑO 2023
FACULTAD DE INGENIERIA - RESISTENCIA PROFESOR JTP: ING. LEANDRO RIQUELME

Compuerta OR (O): Realiza la operación conocida como suma lógica. Genera un nivel alto a la salida
cuando cualquiera de sus entradas está a nivel alto. Puede tener dos o más entradas.

Indicador de negación: es un “círculo” (O) que indica inversión o complementación, cuando aparece en
la entrada o en la salida de un elemento lógico.

Compuerta NAND: El término NAND es una contracción de NOT−AND, e implica una función AND
con la salida complementada (negada). Genera una salida a nivel bajo sólo cuando todas las entradas
están a nivel alto. Es un elemento popular, debido a que se puede utilizar como una puerta universal, es
decir, las puertas NAND se pueden combinar para implementar las operaciones de las puertas AND, OR
y del inversor.

Compuerta NOR: El término NOR es una contracción de NOT−OR e implica una función OR con
la salida invertida (complementada). Genera una salida a nivel bajo cuando cualquiera de sus entradas
está a nivel alto. Sólo cuando todas sus entradas estén a nivel bajo, la salida se pondrá a nivel alto. Es
también una puerta universal.

Familias Lógicas: Son circuitos integrados (IC) de compuertas lógicas que comparten la misma
tecnología de fabricación y, en consecuencia, presentan características similares en sus entradas, salidas y
circuitos internos. Teniendo en cuenta el tipo de componentes utilizados como elemento de conmutación,
las familias lógicas pueden dividirse en dos grandes grupos: las que utilizan transistores bipolares y las
que emplean transistores MOSFET.

2
 UNIVERSIDAD NACIONAL DEL NORDESTE CATEDRA DE ELECTRONICA I - AÑO 2023
FACULTAD DE INGENIERIA - RESISTENCIA PROFESOR JTP: ING. LEANDRO RIQUELME

PARTE I – DISEÑO DE SISTEMAS COMBINACIONALES

Experimento 1 – Funciones simples con bloques SSI
1. Diseñar el circuito que realiza la función lógica f  ( A  B)
2. Simular el circuito en la computadora, conectando las entradas A y B a selectores de nivel, y la
salida f a un indicador de nivel. Usar compuertas discretas CMOS.
3. Escribir la tabla de verdad del circuito
4. Comparar la tabla de verdad con la de compuertas AND (CD4081 ó similares)

5. Diseñar el circuito que realiza la función lógica f  ( A.B )

6. Simular el circuito en la computadora, conectando las entradas A y B a selectores de nivel, y la
salida f a un indicador de nivel. Usar compuertas discretas CMOS.
7. Escribir la tabla de verdad del circuito
8. Comparar la tabla de verdad con las de compuertas OR (CD4071 ó similares)
Experimento 2. Funciones aritméticas con bloques MSI
1. Diseñar un sumador total en la computadora, utilizando un integrado MSI (CD4008 ó similares).
2. Plantear las combinaciones posibles en una tabla de verdad.
3. Verificar el funcionamiento indicando los resultados obtenidos

Experimento 3. Decodificadores

1. Diseñar simplificando por Karnaugh-Veitch, un decodificador binario de 3 bits y excitador para

display LED de 7 segmentos de cátodo común, que presente las salidas según la siguiente tabla de
verdad:

A B C D Salida
0 0 0 0 0
0 0 0 1 1
0 0 1 0 2
0 0 1 1 3
0 1 0 0 4
0 1 0 1 5
0 1 1 0 6
0 1 1 1 7
1 0 0 0 8
1 0 0 1 9

2. Simular en la computadora el circuito obtenido, implementado con compuertas SSI.

3. Diseñar un circuito equivalente, implementado en MSI con un decodificador BCD (74LS42 ó
similar).
4. Diseñar un circuito equivalente, implementado en MSI con un decodificador BCD a 7 segmentos
(74LS48 ó similar).

3
 UNIVERSIDAD NACIONAL DEL NORDESTE CATEDRA DE ELECTRONICA I - AÑO 2023
FACULTAD DE INGENIERIA - RESISTENCIA PROFESOR JTP: ING. LEANDRO RIQUELME

PARTE II – DISEÑO DE SISTEMAS SECUENCIALES

Experimento 4. Flip Flops

1. Armar en protoboard ó simular en PC el circuito de la figura, utilizando software de CAD

adecuado.
2. Usar llaves (switches) para las entradas J, K, S y C. Conectar indicadores LED en cada salida.
3. El circuito integrado 7476 contiene 2 Flip-flops JK. Conectar las llaves a +5V y a masa, para que
puedan realizar la operación de (1) o de (0).

5. Verificar la operación asincrónica del FF J-K,

colocando J=K=1 con las llaves SW1 y SW2. ENTRADAS SALIDA
6. Aplicar los niveles indicados en la siguiente tabla a las
S C Q
entradas S y C, anotando los estados de salida.
7. Repetir los pasos con J=K=0, anotando los resultados. 0 0
Verificar la operación sincrónica del FF J-K,
colocando las entradas S y C en 1 y aplicando los 0 1
niveles lógicos indicados en la siguiente tabla:
1 0

1 1

ENTRADAS SALIDAS
8. Anotar la salida actual Q y la salida futura
[Q(t+1)], aplicando un pulso simple de reloj J K Q Q (t+1)
en la entrada SW A.
9. Completada la tabla, repetir las entradas 0 0
dadas y “Toggle” la entrada de reloj varias
veces con la llave lógica A para cada set de 0 1
entradas. Anotar los estados lógicos
1 0
indicados por los leds.
10. Realizar un diagrama de tiempo. 1 1

4
 UNIVERSIDAD NACIONAL DEL NORDESTE CATEDRA DE ELECTRONICA I - AÑO 2023
FACULTAD DE INGENIERIA - RESISTENCIA PROFESOR JTP: ING. LEANDRO RIQUELME

Experimento 5. Contadores Binarios

1. Ensayar el circuito de la figura.

2. Integrar la salida con un display de 7 segmentos.
3. Agregar función para que vuelva a cero después de superado el número nueve.
4. Ampliar a contador a dos dígitos.
5. Ensayar el circuito utilizando un integrado MSI 74LS93 ó similar.

Bibliografía de Referencia

 Floyd, Thomas L. "Digital Fundamentals" 9a. Ed. Pearson Education, USA 2014.
 Marcovitz, Alan: “Introduction to logia and Computer Design” Mc. Graw Hill, USA 2007
 Mandado, E. “Sistemas Electrónicos Digitales”. 10a. Ed. Marcombo, Barcelona 2014.
 Neamen, Donald: “Microelectronic Circuit Analysis and Design” 3rd. Ed. Content Technologies,
USA 2014
 RCA: Notas de Aplicación CA 3161/ CA 3162.
 Tocci, Ronald J. y Widmer, N. S. "Digital Systems, Global Edition" 12a Ed Pearson Education-
USA, 2017