Problema 1 (1,5) Puntos: Electrónica Digital Gisa

Electrónica Digital
GISA
Examen Parcial 2. Curso 2018-2019
10 de Mayo de 2019
NOMBRE Y APELLIDOS: GRUPO:
Problema 1 (1,5) puntos
Se quiere diseñar una máquina de estados de Moore para detectar la secuencia que lanza un barco
en caso de hundimiento. “1-1-0-0-1-1”. En caso de detectar está secuencia se tiene que activar una
alarma A activada a nivel alto. En caso de no cumplir está secuencia se debe de pasar al estado
inicial.
http://dte.uc3m.es
Electrónica Digital. Examen Extraordinario 1

GISA
10 de Mayo de 2019

Problema 2 (3 puntos)
El pasado 10 de abril se presentó la primera foto de un agujero negro. Está fotografía fue realizada
por el Telescopio de Horizontes de Sucesos, EHT por sus siglas en ingles. EL EHT son ocho telescopios
alrededor del mundo que se sincronizan para realizar sus mediciones y almacenar los datos
recibidos. Se muestra el diagrama de estados simplificado del Hardware que realiza está medición
Se pide implementar dicho hardware:
1) A la vista del diagrama de estados, indicar si se trata de una máquina de estados finitas de
Moore o de Mealy (0,5 pts)
http://dte.uc3m.es

GISA
10 de Mayo de 2019
2) Completar el siguiente código de VHDL, sabiendo que el Reset es a nivel bajo y cuando no
se indica una entrada especifica tiene que mantener el estado o en una situación
incontrolada ir a reset (2,5 pts)
library ieee;
use ieee.std_logic_1164.all;
entity EHT is
port (
Clk: in std_logic;
Reset: in std_logic;
A: in std_logic_vector(1 downto 0);
B: in std_logic_vector(1 downto 0);
Y: out std_logic_vector(1 downto 0);
Z: out std_logic_vector(2 downto 0)
);
end EHT;
architecture sincronizacion of EHT is
type stateT is ( Es_Apuntar,Tx_inicio,Rx_datos,No_Rx_datos );

signal state,next_state: stateT;
signal AB : std_logic_vector(3 downto 0);
begin
process ( Clk,Reset );
begin
if Reset='0' then
state <= Tx_inicio
elsif rising_edge(Clk) then

state <= next_state;
end if;
end process;
http://dte.uc3m.es

GISA
10 de Mayo de 2019
AB <= A & B;
Process ( state,AB );
begin
case state is
when Es_Apuntar =>
Y<= "00";
Z<= "000";
if AB="1000" then
next_state <= Tx_inicio;
else
next_state <= Es_Apuntar;
end if;
when Tx_inicio =>

Y<= "11";
Z<= "001";
if AB="1110" then
next_state <= Rx_datos;
elsif AB="1101" then
next_state <=No_Rx_datos;
else
next_state <=Tx_inicio;
end if;
when Rx_datos =>

Y<= "11";
Z<= "010";
if AB="1101" then
next_state <= No_Rx_datos;
else
next_state <= Rx_datos;
end if;
when No_Rx_datos =>

Y<= "11";
Z<= "100";
if AB="0000" then
next_state <= Es_Apuntar;
else
http://dte.uc3m.es

GISA
10 de Mayo de 2019

next_state <= No_Rx_datos ;
end if;
when others =>
when others =>

Y<= "11";
Z<= "001";
next_state <= Tx_inicio
end case;
end process;
end sincronizacion;
http://dte.uc3m.es

GISA
10 de Mayo de 2019

Problema 3 (2,5 puntos)
Figura 1
1- El circuito de la figura 1 muestra una parte de una arquitectura microprocesadora. Identifique

los componentes conocidos rellenando la siguiente tabla. En el apartado función describa la
función de ese componente (0.75pts).
Nombre Nombre Nombre Función

entrada(s)/número salida(s)/Número
de bits de bits
Memoria de programa, almacena las
M1 PC/16 RI/16 palabras de control codificadas
(instrucciones)
Registro que almacena el contador de
PC Entrada/12 Salida/12 programa, siguiente dirección de la
memoria que se va a leer, que
contiene la siguiente instrucción a
ejecutar.
Entrada 1/12 Salida/12 Sumador que calcula el nuevo valor
+ Entrada 2/12 del PC a partir de su valor anterior.
Entrada 1/12 Salida/12 Calcula el valor con el que se ha de

Multiplexor Desp. Salto/12 modificar el PC, según el valor de la
Salto/1 entrada Salto, se suma 1 o un desplaz.
Registro de instrucción. Almacena la
RI Entrada/16 Salida/16 instrucción que se lee de la memoria
de programa.
http://dte.uc3m.es

GISA
10 de Mayo de 2019

RI/16 Salto/1 Ejecuta la instrucción: Decodifica la
Decodificador SR/8 Desp. Salto/12 instrucción y configura la ruta de
F/4 datos para realizar la operación
SI/1
I/8
RFA/4
RFB/4
RD/4
WE/1
SE/1
OE/1
2- Considerando el circuito de la Figura 2, parte de una arquitectura microprocesadora:

CARACTERÍSTICAS:
ALU realiza operaciones
o F: Función de la ALU. Posibles operaciones:
SUMA: A+B
RESTA: A-B
NOT: NOT(A)
SHIFT_LEFT: Desplaza A a la izquierda, rellena
con cero el bit de la derecha
SHIFT_RIGHT: Desplaza A a la derecha, rellena
con cero el bit de la izquierda
SR: Registro de estado. Indicadores (flags) de la
operación realizada:
o C: Acarreo
o O: Overflow
o Z: Cero
o S: Signo
Operandos inmediatos a través de I, seleccionados
con SI
Banco de registros (memoria de triple puerto)
almacena valores intermedios
Selección de registros
o RFA: Registro Fuente A
o RFB: Registro Fuente B
o RD: Registro Destino
E/S para conexión externa
o SE selecciona la fuente para RD (externa o
interna)
Figura 2 o OE habilita la salida
Utilizando este circuito se quiere realizar la siguiente operación:
Y = 2*x1 – x2
http://dte.uc3m.es

GISA
10 de Mayo de 2019

a) Determine los pasos necesarios para realizar la operación (1 punto)
(Nota: hay muchas posibles soluciones, ésta no es la única)
1. Cargar x1 en el registro R1
2. Cargar x2 en el registro R2
3. Shift left R1 (R1 = R1 * 2)
4. Restar R2 de R1 y guardar el resultado en R3
5. Enviar R3 a la salida
b) Teniendo en cuenta los pasos determinados en a), dibuje el diagrama de estados de la

unidad de control, sin especificar las salidas en cada estado (0,75 pto)
http://dte.uc3m.es

GISA
10 de Mayo de 2019

Problema 4 (3 puntos)
La memoria de microprocesador de 16 bits y de 32k consta de un módulo de ROM 8K situada en la

parte más alta de la memoria. Un modulo Ram de 16K situado en la parte más baja de la mejoría y
8K para futuras ampliaciones.
Se disponen los siguientes chips de memoria con el siguiente nombre y características:
Nombre características
ROM1 8Kx16 bits de ROM
RAM_A_1 8Kx8 bits de RAM
RAM_A_2 8Kx8 bits de RAM
RAM_B_1 4Kx16 bits de RAM
RAM_B_2 4Kx16 bits de RAM
1. Dibuje el mapa de memoria completo indicando en hexadecimal la dirección de inicio y fin

de cada uno de los módulos de memoria (1,5pto).
Nombre del chip Dirección Fin Dirección inicio

ROM1 7FFF 6000
Libre 5FFF 4000
RAM_A_1 y RAM_A_2 3FFF 2000
RAM_B_1 1FFF 1000
RAM_B_2 0FFF 0000
2. Implementar el sistema de decodificación utilizando un solo decodificador y el número
mínimo de puertas lógicas adicionales. Tenga en cuenta que los CS de estos módulos son
activos a nivel bajo. (1,5pto).
http://dte.uc3m.es

GISA
10 de Mayo de 2019
http://dte.uc3m.es

Problema 1 (1,5) Puntos: Electrónica Digital Gisa

Cargado por

Información del documento

Descripción original:

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Problema 1 (1,5) Puntos: Electrónica Digital Gisa

Cargado por

Copyright:

Formatos disponibles

Electrónica Digital

NOMBRE Y APELLIDOS: GRUPO: