F. E. Pacheco et al.

Investigaciones en Facultades de Ingeniería del NOA 7

(2021) pág. 443-449

digitales recursivos de bajo ruido

Pacheco, Fabián E.1, Ferrao, Hilda N.1 y Pérez, Jorge O. 1

(1) Facultad de Ciencias Exactas y Tecnología, Universidad Nacional de Tucumán.
fpacheco@herrera.unt.edu.ar; hnferrao@herrera.unt.edu.ar; jperez@herrera.unt.edu.ar

RESUMEN

realimentaciones.

ABSTRACT

ISSN: 1853-6662
 Investigaciones en Facultades de Ingeniería del NOA 7 F. E. Pacheco et al.
(2021) pág. 443-449

1 INTROCUCCIÓN

digital lineal e invariante en el tiempo, está dado por:

Figura 1: operador delta.

En la realización empleando el operador delta se
empleando un microprocesador de propósitos reemplaza el operador de retardo en la realización
generales, un microprocesador diseñado

de señales ( DSP), una matriz de compuertas

programables (FPGA) o diseñando un circuito

se controla implementando el operador delta en

[1] [2]. Como consecuencia de la cuantización de los ,

el operador delta a su vez, tiene un polo en ,

su vez, consecuencia de la cuantización de la señal el ruido correspondiente a la de la realización canónica,

la salida. El ruido a la salida se analiza considerando

realimentaciones a la realización canónica
transpuesta, a las realimentaciones agregadas
corresponden un par de polos complejos conjugados

ocurre en la implementación utilizando el operador

orden compensan la ganancia en el procesamiento de

Algunas estructuras presentan mejor sensibilidad,
otras presentan menor ruido a la salida y algunas
están libres de ciclos límite [2],[3].

En el área de control, donde se acostumbra a trabajar la cuantización de la señal en la implementación con

a la salida en las realizaciones con celdas canónicas

directa y transpuesta. En la sección 3 se presenta la
implementación con la nueva topología propuesta,
la obtención de sus parámetros a partir de los
digitales empleando el operador delta han demostrado

por su bajo ruido a la salida, en comparación con

2
SEGUNDO ORDEN CANÓNICAS DIRECTA Y
TRANSPUESTA

2.1 Implementación utilizando aritmética de

(2)

ISSN: 1853-6662
F. E. Pacheco et al. Investigaciones en Facultades de Ingeniería del NOA 7
(2021) pág. 443-449

celda canónica de segundo orden. En el caso de la

representa con bits, incluyendo el bit de realización en paralelo .

signo y el valor de la señal con bits. El El nodo restringido de cada realización se indica

bits, como , el escalado está dado por:

la suma de los productos se hace con esta cantidad
- Para la celda DF2
de bits, pero la señal debe recortarse a bits

recorte se hace aplicando redondeo. El recorte en

la representación del valor de la señal origina una
Donde

un ruido blanco, no correlacionado con la señal de nodo restringido de la celda. En la realización

entrada ni con el producido en los otros nodos del cascada, para la primera celda el escalado se hace
señal. agregando el multiplicador
varianza:
avance de la celda anterior, multiplicándolos
por . En la realización en paralelo se hace
(3) agregando el multiplicador , antes de cada celda.

A su vez, la señal en los nodos de derivación se dividen en .

rebasamiento, para esto debe ajustarse la ganancia de

hasta cada nodo de derivación, en el presente trabajo

esto se hace empleando norma con Se hace

nodo restringido
como:

Figura 2: realización directa de celda canónica de

segundo orden (DF2).

Donde

nodo.

2.2 Realización empleando retardo

directa (DF2) y transpuesta (DF2T) de la

ISSN: 1853-6662
 Investigaciones en Facultades de Ingeniería del NOA 7 F. E. Pacheco et al.
(2021) pág. 443-449

(9)

3
SEGUNDO ORDEN

de segundo orden propuesta.

Figura 3: realización transpuesta de celda canónica

de segundo orden (DF2T).

- Para la celda DF2T

En la realización cascada, el ajuste se hace

. En la

se debe agregar un multiplicador

después de cada celda.
.

celda 3.1 Función de transferencia de la nueva topología

está dado por:

orden empleando la nueva topología está dada por:

Donde
y

tabla 1.

- Para la celda DF2 3.2 Ajuste por rebasamiento de la nueva topología

Esta topología presenta dos nodos restringidos:

y
nodo restringido está dado por:

- Para la celda DF2t

(11)

ISSN: 1853-6662
F. E. Pacheco et al. Investigaciones en Facultades de Ingeniería del NOA 7
(2021) pág. 443-449

. Donde es la
(12)
realimentaciones agregadas en la nueva topología,

avance
.
un multiplicador igual a después de cada celda.
El ajuste del nodo se hace con el multiplicado Implementación de la nueva topología

, siendo . Para cumplir con la restricción a un costo

razonable, se restringen los valores de para poder
representarlos con una longitud de palabra de sólo
nueva topología.
implementar el producto en doble precisión a un
1
bajo costo, haciendo operaciones de desplazamientos

con esta
restricción.

3.3 Ruido a la salida de la nueva topología

celda
está dado por:

Donde:

Figura 5: ubicación de los ceros con la restricción de

generado en el nodo
corresponde a los polos sobre el representar el valor de con cuatro bits.
círculo unitario de las realimentaciones agregadas,
ubicando estos polos lo más cerca posible de los

a la salida: Filtro implementado

de las realizaciones DF2 y DF2T.

En la realización en cascada se aparea cada polo con el

(16)
Es el componente del ruido a la salida debido a
decreciente (3-2-1).

ISSN: 1853-6662
 Investigaciones en Facultades de Ingeniería del NOA 7 F. E. Pacheco et al.
(2021) pág. 443-449

1-2-3 con la topología propuesta.

implementado.

En la tabla 3 se presenta la potencia y el valor pico

de la estimados de la densidad espectral de ruido

simulaciones realizadas.

Potencia Valor
Realización
(dB) Pico (dB)
Cascada 123 DF2 25,2 28,1

Cascada 321 DF2 29,1 29,6 3-2-1 con la topología propuesta.

Cascada 123 DF2T 17,2 29,2

Cascada 321 DF2T 16,5 27,5

Paralelo DF2 19,3 30,7

Paralelo DF2 19,2 30,9

Topología propuesta
6,0 11,9
cascada 123
Topología propuesta
7,0 10,0
cascada 321
Topología propuesta
7,0 11,8
Paralelo

con la topología propuesta.

de ruido a la salida, tanto estimada como la resultante
de las simulaciones para la implementación con la
nueva topología propuesta. 5

Todas las realizaciones con la nueva celda de segundo

orden propuesta tienen bajo ruido, presentando poca
dispersión entre las tres realizaciones. Tienen un

la mejor de las realizaciones directas canónicas.

ISSN: 1853-6662
F. E. Pacheco et al. Investigaciones en Facultades de Ingeniería del NOA 7
(2021) pág. 443-449

, para poder

bits, dos registros de desplazamiento de

bits y un cuantizador de ) a

bits adicionales.

6 REFERENCIAS

or Parallel Form, IEEE Transactions on Audio and

[3] Diniz, P. y Petraglia, M., Digital Filters,

Delta Operators, lEEE Transactions on automatic

control, Vol. AC-31. No. I1, November 1986.

Digital Signal Processing and Control, Proceedings

Filters, IEEE Transactions on Circuits and Systems,

International Symposium on Circuits and Systems,

ISSN: 1853-6662