UNIVERSIDAD FRANCISCO DE PAULA SANTANDER

INGENIERÍA ELECTRÓNICA
INGENIERIA ELECTRONICA DISEÑO DIGITAL

CARACTERÍSTICAS DE LA TARJETA ATLYS DE

DIGILENT
Juan Villamizar 1161519

1. OBJETIVOS
1.1 OBJETIVO GENERAL

♦ Identificar los principales bloques y características eléctricas de la tarjeta Atlys de

Digilent que permitan el desarrollo de aplicaciones digitales para el curso de Diseño
Digital de Ingeniería Electrónica.

1.2 ESPECÍFICOS

♦ Entender la estructura básica de la Tarjeta Atlys de Digilent.

♦ Reconocer los bloques de entrada y salida de la tarjeta Atlys.
♦ Conocer los requerimientos eléctricos y estándares de cada uno de los bloques
constitutivos de la tarjeta Atlys.
♦ Identificar las posibles aplicaciones en el campo de la electrónica general.

2. EQUIPO NECESARIO

♦ Computador con últimas especificaciones

♦ Herramienta de simulación ISE 10.1 de Xilinx.

3. COMPONENTES NECESARIOS

♦ 1 tarjeta Atlys de Digilent.

♦ Conector USB para programación de la tarjeta Atlys de Digilent.

4. TRABAJO PERSONAL PREVIO

♦ Realice una consulta sobre las principales empresas que participan en el mercado de las
FPGAs y sus productos y familias lógicas.
♦ Descargue la hoja de especificaciones de la tarjeta Atlys.

5. CARACTERÍSTICAS DE LA TARJETA ATLYS DE DIGILEN

La placa de circuito Atlys es una plataforma de desarrollo de circuitos digitales completa y lista
para usar basada en una FPGA Xilinx Spartan-6 LX45, grado de velocidad -3.
La gran FPGA y la colección de periféricos de periféricos de gama alta, incluyendo Gbit Ethernet,
vídeo HDMI, 128 MByte de memoria DDR2 de 16 bits, y puertos USB y de audio hacen de la
placa Atlys un host ideal para una amplia gama de sistemas digitales, incluidos los diseños de
basados en MicroBlaze de Xilinx. Atlys es compatible con todas las herramientas CAD de Xilinx,
incluidos ChipScope, EDK y el ISE WebPack™ gratuito, por lo que los los diseños se pueden
1
 UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
completar sin coste adicional.

Fig. 2.1 Tarjeta Nexys2 de Digilent

La tarjeta ATLYS incluye el sistema mas reciente de ADEPT USB2 que ofrece: la programación del
dispositivo, el monitoreo de las fuentes de alimentación en tiempo real, pruebas automáticas de la
tarjeta, entradas y salidas virtuales además se han simplificado la función de transferencia de datos del
usuario.

• FPGA Spartan-6 LX45 de XILINX, con encapsulado BGA de 324 pines

• Memoria DDR2 de 16 bits y 128 MByte
• Ethernet PHY 10/100/1000
• Puerto USB2 incorporado para la transferencia de datos y programación
• Puerto USB-UART para comunicación serial con PC.
• Puerto USB HID (para ratón / teclado por medio de microcontrolador PIC24).
• Dos puertos de entrada de vídeo HDMI y dos puertos de salida HDMI.
• Codec de audio AC-97 con: línea de entrada, línea de salida, micrófono y auriculares.
• Monitor de energía para todas la fuentes de alimentación.
• Memoria FLASH SPI de 16 MByte x4 para almacenamiento de datos y de configuración.
• Oscilador CMOS de 100MHz.
• 48 pines de entradas o salidas conectados a los conectores de expansión.
• Entradas y salidas generales como: 8 LEDs, 6 botones y 8 interruptores.
• Adaptador de voltaje de 20W y cable USB.

2
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

Fig. 2.2 Encapsulado de la FPGA

3
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

5.1 FUENTES DE ALIMENTACIÓN

La ATLYS requiere una fuente de alimentación externa de 5V con capacidad de corriente de
4A como valor recomendado y conectarlo en un Jack de 2.1mm con centro positivo. Los
reguladores de voltajes utilizados en la ATLYS son de la empresa LINEAR TECHNOLOGY
los cuales proporcionan los voltajes adecuados. Los niveles son: 3.3V, 2.5V, 1.8V, 1.0V y
0.9V. Además, están presente los componentes necesarios para que estos reguladores
funcionen.

Fig. 2.3 Diagrama del bloque de alimentación de la Tarjeta Atlys

Las cuatro principales fuentes de voltaje de la ATLYS están conectadas al LTC2481 que es
un ADC que permite monitorear el valor de la corriente con una precisión de 1%. Estas
corrientes pueden ser visualizados por medio de un computador utilizando el programa
ADEPT de DIGILENT. Las fuentes de alimentación están controladas por el interruptor SW8
el cual apaga la tarjeta; el led LD15 indica que los niveles de voltajes son los adecuados, si
este led no enciende puede que sea por algún voltaje que no está dentro del 10% del voltaje
nominal.
Hay un jumper que habilita un nivel de voltaje en el conector de expansión, en los puertos
HDMI y USB. Este interruptor transfiere el voltaje VU al nodo Vswt siempre y cuando el
interruptor SW8 esté cerrado.

4
 UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

Tabla 2.1 Tipos de fuentes de alimentación de la Tarjeta Atlys

Las fuentes de alimentación Atlys se activan mediante un interruptor de nivel lógico (SW8). Un
LED de buen funcionamiento (LD15), accionado por el cableado-OR de todas las salidas de
alimentación de las fuentes, indica que todas las fuentes están funcionando dentro del 10% del
valor nominal.
Un interruptor de carga (el FDC6330 en IC17) pasa la tensión de entrada VU al nodo Vswt
siempre que el interruptor de potencia (SW8) esté activado.
(SW8) está activado. Se supone que Vswt es de 5V, y es utilizado por muchos sistemas en la
placa, incluyendo los puertos HDMI, el bus I2C y el host USB. Vswt también está disponible en
los conectores de expansión, por lo que cualquier placa conectada puede ser apagada junto con la
placa Atlys.

5.2 Configuración de la FPGA

Después del encendido, la FPGA de la tarjeta Atlys debe ser configurada (o programada)
antes de que pueda realizar cualquier función.

funciones. La FPGA puede ser configurada de tres maneras: una PC conectada por USB
puede configurar la placa utilizando el puerto JTAG, un archivo de configuración
almacenado en la SPI Flash ROM, o un archivo de programación puede ser transferido desde
una memoria USB conectada al puerto USB HID.

funciones. La FPGA puede ser configurada de tres maneras: una PC conectada por USB
puede configurar la placa utilizando el puerto JTAG, un archivo de configuración almacenado
en la SPI Flash ROM, o un archivo de programación puede ser transferido desde una memoria
USB conectada al puerto USB HID.

5
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

Fig. 2.4 Bloque de Programación de la FPGA

El jumper (puente) JP11 selecciona entre los modos USB-JTAG y ROM PROG. Si el jumper
JP11 está abierto el FPGA se configura automáticamente por medio del archivo almacenado
en la memoria FLASH SPI, si se pone en corto el jumper JP11 el FPGA permanecerá inactivo
hasta que se realice un procedimiento de configuración desde una PC por medio del puerto
USB-JTAG.
El jumper JP12 debe estar conectado siempre, ya sea a 3.3V o 2.5V; si el jumper JP12 no está
conectado el bank 2 no será alimentado y tampoco los pull-up para: CCLK, DONE,
PROGRAM_B e INIT_B. El FPGA se colocará en un estado de RESET por lo que no se
podrá programar.
Los archivos de programación se almacenan dentro de la FPGA en celdas de memoria basadas
en SRAM. Estos datos definen las funciones lógicas y las conexiones de los circuitos de la
FPGA, y permanecen válidos hasta que se borran quitando la alimentación o activando la
entrada PROG_B.
La FPGA se puede programar desde un lápiz de memoria conectado al puerto USB-HID si la
memoria contiene un único archivo de configuración. bit en el directorio raíz, se carga JP11,
y se cicla la alimentación de la placa. La FPGA rechazará automáticamente cualquier archivo.
bit que no esté construido para la FPGA apropiada.

6
 UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL
5.3 Memoria DDR2
La ATLYS tiene incorporado una memoria DDR2 de 1GB conectada al bloque controlador
de memoria en el FPGA.

La interfaz DDR2 sigue las directrices de distribución de patillas y enrutamiento

especificadas en la Guía del usuario del generador de interfaces de memoria (MIG) de Xilinx.
La interfaz admite señalización SSTL18, y todas las señales de dirección, datos, relojes y
control están y controladas por impedancia. Las señales de dirección y control se terminan a
través de resistencias de 47 ohmios a VTT de 0,9 V, y las señales de datos utilizan la función
de terminación en el chip (ODT) del chip DDR2. Se proporcionan dos pares de señales de
reloj DDR2 para que la DDR pueda ser controlada con relojes de baja desviación desde la
FPGA.

Cuando se genera un núcleo MIG para la memoria DDR2 de la marca MIRA seleccionamos
un dispositivo tipo EDE1116AXXX-8E lo que dará como resultado que los tiempos de las
señales sean correcto. Cuando se genera un núcleo para la memoria DDR2 de la marca
MICRON se puede seleccionar por su propio nombre de la lista que aparece en el asistente.
Para verificar que dispositivo DDR2 está colocado en su tarjeta ATLYS debe comprobar el
dispositivo etiquetado como IC13, en el cual puede ver directamente sobre el mismo
dispositivo para ver de qué marca es.

Fig. 2.5 MEMORIA DDR2

7
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

5.4 FLASH MEMORY

La placa Atlys utiliza un dispositivo de memoria Serial Flash de 128Mbit Numonyx N25Q12
(organizada como 16-bit por 16Mbytes) para el almacenamiento no volátil de los archivos
de configuración de la FPGA. archivos de configuración de la FPGA. La SPI Flash puede
ser programada con un. bit,.bin, o. mcs utilizando el software Adept. Un archivo de
configuración FPGA requiere menos de 12Mbits, dejando 116Mbits disponibles para los
datos del usuario.

En la ATLYS hay un programa de fabrica que permite la comprobación de las principales

características de la tarjeta, este programa se encuentra almacenado en la memoria FLASH
de fábrica y puede ser descargado de la página web del DIGILENT.

Fig. 2.5 Esquema FlashMemory

8
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL
5.5 ETHERNET PHY
La Para ofrecer capacidad de ETHERNET PHY a la ATLYS se utiliza un integrado de la
empresa MARVELL ALASKA de tres modos y modelo 88E1111. Ademas esta el
conector RJ-45 de la marca HALO modelo HFJ11-1G01E. Los modos MII y GMII son
compatibles con las velocidades 10/100/1000 Mb/s.
Cuando se produce un evento de power-reset el integrado carga los valores por defecto lo
cuales son:
• Modo MII/GMII sobre interface de cobre.
• Auto negociación habilitada para el uso de cualquiera de las velocidades, predefinido
como esclavo.
• Interface MDIO seleccionada, Dirección PHY MDIO = 00111.
• Sin pausa asimétrica, sin pausa de MAC, cruce automático habilitado.
• Detección de energía en el cable deshabilitada (Modo de suspensión deshabilitado)
y la polaridad de interrupción es bajo.

Con la ATLYS puede utilizar el BSB (Base System Builder) el cual soporta la generación
automática de paquetes para una aplicación básica que puede ser personalizada para sus
propios diseños, esta aplicación básica puede servir como ayuda para comprender el uso
de este dispositivo.

9
 UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

5.6 Puertos HDMI de entradas y salidas

La ATLYS tiene 4 puertos HDMI, entre los cuales tenemos 2 puerto HDMI de entrada
o salidas con buffer HDMI, otro puerto HDMI de salida solamente con buffer,
también tiene un puerto HDMI de entrada o salida sin buffer que generalmente se
utiliza como salida. Tres de los puertos HDMI son de tipo A y el puerto que no tiene
buffer usa el conector tipo D colocado por la parte de abajo de la placa exactamente
debajo del PMOD. El puerto sin buffer comparte señales con el conector PMOD. Esto
limita el ancho de banda de las señales de vídeo que puede producir o recibir
principalmente cuando se utilizan cables HDMI largos.

Figura 2.6 Diagrama puertos HDMI

Ya que los sistemas de vídeo HDMI y DVI utilizan las mismas señales de tiempo,
se puede utilizar un adaptador para convertir las salidas HDMI en salidas DVI. Los
puerto HDMI no soportan pantallas analógicas por lo que no es posible conectar
pantallas con puerto VGA. Los puerto HDMI de 19 pines incluyen: 4 canales
diferenciales de datos, 5 conexiones a tierra (GND), un pin para control de consumo
eléctrico, un bus de dos hilos para datos que es esencialmente un bus I2C, un
detector de conexión activa, un pin de fuente de 5V con capacidad de entregar hasta
50mA y un pin reservado. De todos estos pines solo están conectados al FPGA los
pines de: los canales diferenciales de datos y los pines de bus I2C.
En la siguiente tabla se muestran las conexiones disponibles:

10
 UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

Tabla 2.2 Conexiones disponibles de la tarjeta Atlys

11
 UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL
5.7 CODEC AUDIO (AC-97)
La característica de códec de audio de la ATLYS se ofrece por medio del integrado
de NATIONAL SEMICONDUCTOR modelo LM4550 el cual es un códec de audio
AC-97, al cual se le ha conectado 4 conector de audio, lo cuales tienen las siguientes
funciones: salida de audio (J5), salida para auriculares (J7), línea de entrada (J4) y
entrada de micrófono (J6).

Figura 2.7 Diagrama CODEC DE AUDIO

Nombre de la Pin del Función del pin

Señal FPGA
AUD-BIT- L13 Salida de reloj serial de 12.288MHz, es controlado por la frecuencia del cristal
CLk de 24.576MHz
AUD-SID T18 Entrada de datos seriales provenientes del FPGA al codec. Los datos enviados
por este terminal contienen la información para la configuración y los datos
de la señal de audio en formato de PCM. Los datos SDI son validos en el flanco
de subida de la señal AUD-BIT-CLK
AUD-SDO N16 Salida de datos del codec hacia el FPGA. Los datos en el pin SDO son enviados
por el codec de audio al FPGA en los cuales se transmite la configuración y
datos de audio del DAC. Los datos del SDO son validos en el flanco de subida
de la señal de reloj AUD-BIT-CLK
AUD-SYNC U17 La entrada de sincronización del codec de audio. Cada trama dura 256
periodos de la señal AUD-BIT-CLK. SYNC es normalmente un pulso de
48KHz con un ciclo de trabajo de 6.25% (16/256). La señal SYNC es
muestreada durante el flanco de subida de AUD-BIT-CLK y el codec toma la
primera muestra correcta de la señal de sincronización como la orden de inicio
de una nueva trama. Si un pulso de sincronización se produce durante los
siguientes 255 periodos AUD-BIT-CLK sera ignorado. El terminal SYNC es
utilizado como entrada para un reset en caliente. El reset en caliente se utiliza
para limpiar un estado apagado en el codec
AUD-RESET T17 Restablecimiento en Frió. Esta señal es bajo activa provoca un RESET de
hardware que restaura todos los registros y configuraciones a sus valores
por defecto. El RESET se debe aplicar una vez que las fuentes se ha
establecido. Mientras la señal de RESET este activa la entrada llamada
PC_BEEP se transferida a la salida LINE_OUT.

Tabla 2.4 SEÑALES Y FUNCIONES DEL CODEC

12
 UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL
5.8 OSCILADORES Y RELOJ
La ATLYS contiene un oscilador de 100MHz conectado al pin L15 (la cual es una entrada de reloj del
banco 1). Esta entrada de reloj puede ser conectada a cualquier controlador de reloj de SPARTAN-6. Cada
controlador cuenta con 2 administradores digitales de reloj (DCMs) y 4 lazos seguidores de fase (PLLs).
Los administradores digitales de reloj proveen señales con cuatro posibles fases, las cuales son: 0º, 90º,
180º y 270º. También dispone de divisores de reloj por valor entre 2 y 16, y también por 1.5, 2.5, 3.5 hasta
7.5 y dos salidas de reloj desfasadas que pueden ser multiplicadas por un valor entero entre 2 y 32, y
dividirse de forma simultánea por valores enteros de 1 a 32.

5.9 PUERTO SERIAL (PUENTE USB-UART)

Con el integrado XR21V1410 de EXAR ofrece la posibilidad a el FPGA de establecer comunicación
con un computador por medio de un puente USB-UART. Con la ayuda de este puente USB-UART
la ATLYS establece comunicación serial mediante la creación de un puerto virtual COM en la
computadora. Para poder utilizar el COM virtual se requiere que los controladores estén instalados
en la computadora según el sistema operativo, El puerto USB al cual estaá conectado el puente
USB-UART es el J17 etiquetado como UART. El puente transfiere los datos a la Spartan-6 por
medio de dos hilos con control de flujo (XON / XOFF). Los pines del FPGA con los cuales está
conectado el puente USB-UART son: TxD=A16, RxD=B16.

Fig. 2.8 Diagrama puerto serial

13
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

5.9.1 HID USB HOST

cuenta con un microcontrolador de la marca MICROCHIP y de la familia
PIC24 específicamente PIC24FJ192, el cual se ha programado para ofrecer a la
ATLYS la capacidad de manejar dispositivos HID como teclados y mouse. El
conector USB HOST (J13) es un conector USB tipo A.
Las características de HUB actualmente no esta habilitada, por lo cual solo se puede
conectar un dispositivo y no varios. El microcontrolador se comunica con el FPGA
por medio de un protocolo seria de 2 hilos que da soporte al protocolo PS/2 para que
el FPGA vea a el teclado o mouse como dispositivos directamente conectados, el
firmware instalado en el microcontrolador es transparente para el usuario.
Dos pines del microcontrolador están conectados a los pines de programación del
FPGA, lo implica que el FPGA se puede configurar desde una memoria USB
conectada al puerto USB J13. Cuando se produce un POWER-RESET el
microcontrolador verifica si hay una memoria USB conectado al puerto J13 y si esta
memoria contiene un archivo valido en su directorio raíz; si todo es
valido el microcontrolador procederá a configurar el FPGA con los datos
almacenados en el archivo de la memoria para que la configuración se realice de una
forma correcta solo debe haber un archivo valido en la memoria, si hay mas de un
archivo el microcontrolador no iniciara el proceso de configuración. El archivo
de configuración debe tener formato. bit para que pueda ser leído por el
microcontrolador.

Fig. 2.9 Diagrama HID USD HOST

14
 UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

Para realizar diseños que utilizan las características HOST HID se puede utilizar el núcleo (IP Core)
standar PS/2. Como siempre en la pagina de DIGILENT hay proyectos de ejemplo que funcionan como
una referencia para el usuario. El protocolo PS/2 utiliza dos hilos, uno para los datos y el otro para señal
de reloj. La transferencia de datos se realiza mediante tramas de datos de 11 bit conformador por: 8 bit de
datos, 1 de arranque (Start), 1 de parada (Stop) y otro de paridad. La organización de datos es diferente
para el teclado y para el mouse, el teclado acepta transferencia bidireccional, por ejemplo el teclado envía
datos de la tecla presionada y el FPGA envía datos de acciones a tomar como encender los led del teclado
numérico. Las señales de tiempo se muestran en una figura mas adelante.

5.10 TECLADO
Los teclados usan controladores de colector abierto para ser conectado a un dispositivo que tenga
funciones de anfitrión (HOST) con capacidad de establecer comunicaciones a dos hilos.
En el protocolo PS/2 el teclado escanea constantemente las teclas para determinar cual es la que se
ha presionado, cada tecla en el teclado tiene asignado un código de exploración que es el
que se envía al anfitrión cuando se presiona; en caso de que la tecla se mantenga presionada el código de
tecla sera enviado cada 100ms. Cuando la tecla es soltada se envía un código que indica que la tecla se ha
soltado (F0) seguido se envía el código de la tecla soltada.
Por cada tecla que se suelte se envía el código de tecla soltada. Hay teclas especiales a las cuales
le llaman teclas del código ASCII extendido y que cuando se sueltan envían un código de tecla suelta
diferente a las demás; este código especial de tecla suelta es E0 F0 y luego se envía el código de la tecla
que se ha soltado.
A continuación se muestran algunos códigos que el dispositivo anfitrión puede enviar al teclado
ED: Controla los LED de: NUM LOCK, CAPS LOCK, SCROLL LOCK. Y el teclado responde al
anfitrión con el código FA si ha recibido el código ED, después de que el teclado a respondido con el
codigo FA, el anfitrión debe enviar un dato con el estado de los led que desea encender, la ubicación de
los bit de control de los led es: el bit 0 es para SCROLL LOCK, el bit 1 es para NUM LOCK y el bit 2 es
para CAPS LOCK; los demás bits son ignorados.
15
 UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL
F3: Configura la velocidad con la que se envía el código de tecla cuando un tecla se mantiene oprimida,
por lo general este tiempo es de 100ms. Cuando el teclado recibe este código envía el código F3, luego
el anfitrión debe enviar un dato que establece la velocidad.
FF: Reinicia el teclado.
EL teclado solo inicia una comunicación cuando las lineas de datos y de reloj se encuentran inactivas
y están en un valor logico de 1. Antes de enviar cualquier dato el teclado verifica si
el anfitrión esta utilizando las lineas. Para facilitar la identificación del uso de las líneas de comunicación,
la señal de reloj se utiliza como indicador de: "Libre para enviar" ya que el reloj debe estar en un valor de
1 lógico; si el dispositivo anfitrión desea que el teclado no inicie ninguna comunicación solo debe colocar
el valor lógico de la señal de reloj a 0.

En la figura en forma de teclado se muestran los códigos de teclas, para las principales teclas de un
teclado estándar

Fig. 3 TECLADO

5.11 ENTRADAS Y SALIDAS BASICAS

la placa Atlys dispone de seis botones, ocho interruptores y ocho leds. Los botones e interruptores
están conectados a la FPGA mediante resistencias para prevenir daños por cortocircuitos. Todos los
leds están conectados directamente a pines de la FPGA a través de resistencias de 390 ohms, ya que
estos leds de alta eficiencia se iluminan con una corriente de aproximadamente 1 mA cuando es
aplicado un nivel lógico alto a su respectivo pin.

Tabla 2.5 ENTRADAS Y SALIDAS

Fig. 3.1 TECLADO

16
 UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

5.12 CONECTOR VHDCI

Una característica especial de esta placa de desarrollo es su conector VHDCI (‘very-high-density cable
interconnect’).
Este conector de alto rendimiento permite frecuencias de varios cientos de megahercios en cada pin,
gracias a sus contactos chapados en oro y por un apantallamiento completo frente a radiaciones
electromagnéticas (EMI).
Para conseguir estas altas frecuencias, la PCB está ruteada de tal forma que 40 pines son 20 pares de
impedancia controlada, por lo que se puede utilizar este conector como entrada de señales diferenciales
de alta frecuencia, como LVDS. Los pines 15 y 49 están conectados a las señales de entrada de reloj de la
FPGA.
Para la alimentación del periférico que se conecte, quedan disponibles los dos pines centrales inferiores
con unas tensiones de 3,3V y 2,5V, conmutables por un ‘jumper’, además de los dos pines centrales
superiores, que proporcionan una tensión de 5V no regulada.

Fig. 3.2 DIAGRAMA CONECTOR VHDCI Fig. 3.3 CONECTOR VHDCI

Tabla 2.6 PINES DEL CONECTOR VHDCI

17
 UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

5.13 Autodiagnóstico integrado

Durante la fabricación se carga una configuración de demostración en la SPI Flash ROM de la placa
Atlys. Este demo
demo, también disponible en el sitio web de Digilent, puede servir como prueba de verificación de la
placa ya que interactúa con todos los dispositivos y puertos de la placa.
y puertos de la tarjeta. Cuando el Atlys se enciende, si la imagen de demostración está presente en la
SPI Flash, la DDR es probada, y luego se muestra un mapa de bits en la DDR.
DDR es probada, y entonces un archivo de imagen bitmap será transferido de la SPI Flash a la
DDR2. Esta imagen será conducida fuera
el puerto HDMI J2 para su visualización en un monitor compatible con DVI/HDMI. Los
interruptores deslizantes están conectados al usuario
de usuario. Los botones de usuario BTNU, BTND, BTNR, BTNL, BTNC, y RESET hacen variar las
frecuencias de onda sinusoidal para ser
en los puertos de audio LINE OUT y HP OUT.
Si la autocomprobación no reside en la SPI Flash ROM, puede programarse en la FPGA o recargarse
en la ROM.

18
UNIVERSIDAD FRANCISCO DE PAULA SANTANDER
INGENIERÍA ELECTRÓNICA
DISEÑO DIGITAL

5. CONCLUSIONES

La placa Atlys puede utilizarse para desarrollar sistemas embebidos, procesamiento de señales
digitales, procesamiento de imagen y video, criptografía, entre otras aplicaciones. Es una
herramienta muy útil para desarrolladores de hardware y estudiantes de ingeniería que quieran
aprender sobre FPGA y sistemas digitales.

La placa Atlys es un dispositivo de alta gama que ofrece una amplia variedad de interfaces y
periféricos, incluyendo puertos USB, Ethernet, HDMI, VGA, audio, memoria DDR2, y una
variedad de botones y LEDs. La placa también cuenta con un circuito de programación JTAG
para programar y depurar el FPGA.

6. BIBLIOGRAFÍA

REFERENCE MANUAL, Digilent Atlys Board. July 11,2011

19