Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Arquitectura Comp Oliver Gonzalez 1-21-3819
Arquitectura Comp Oliver Gonzalez 1-21-3819
1-21-3819
Matrícula 1-21-3819
Oliver Gonzalez
1-21-3819
En informática, una unidad lógica aritmética (ALU) es un circuito digital combinacional que realiza
operaciones aritméticas y bit a bit en números binarios enteros. Esto contrasta con una unidad de
coma flotante (FPU), que opera con números de coma flotante. Es un bloque de construcción
fundamental de muchos tipos de circuitos informáticos, incluida la unidad central de procesamiento
(CPU) de las computadoras, las FPU y las unidades de procesamiento de gráficos (GPU).
Una ALU tiene una variedad de redes de entrada y salida, que son los conductores eléctricos que se
utilizan para transmitir señales digitales entre la ALU y los circuitos externos. Cuando una ALU está en
funcionamiento, los circuitos externos aplican señales a las entradas de la ALU y, en respuesta, la ALU
produce y transmite señales a los circuitos externos a través de sus salidas.
La entrada del código de operación es un bus paralelo que transmite a la ALU un código de selección
de operación, que es un valor enumerado que especifica la operación aritmética o lógica deseada que
debe realizar la ALU. El tamaño del código de operación (su ancho de bus) determina el número
máximo de operaciones distintas que puede realizar la ALU; por ejemplo, un código de operación de
cuatro bits puede especificar hasta dieciséis operaciones ALU diferentes. En general, un código de
operación ALU no es lo mismo que un código de operación en lenguaje de máquina, aunque en
algunos casos puede codificarse directamente como un campo de bits dentro de un código de
operación en lenguaje de máquina.
Bancos de registros
Un banco de registros está formado por un número n de registros que son capaces de ser
seleccionados mediante una señal de control para ser leídos o escritos. Asimismo, el banco de
registros puede tener varios puertos de salida y varios de entrada, permitiendo de esta forma la
lectura o la escritura simultánea de varios registros.
El registro universal combina ambas modalidades de registro y presenta entradas para seleccionar una
u otra. Un registro “de paralelo a paralelo” (PIPO) permite transferir, de manera simultánea, n bit
hacia o desde el mismo.
Oliver Gonzalez
1-21-3819
Los RISC Son procesadores que están diseñados para ejecutar un número reducido de tipos de
instrucciones que les permite operar a una velocidad más elevada. La arquitectura RISC
principalmente requiere menos cantidad de hardware y una mayor flexibilidad de construcción.
Segmentacion PIPELINE
El nombre, por analogía, viene de que para impulsar el gas en un oleoducto a la máxima velocidad
posible es necesario dividir el oleoducto en tramos y colocar una bomba que dé un nuevo impulso al
gas. El símil con la programación existe en que los cálculos deben ser registrados o sincronizados con
el reloj cada cierto tiempo para que la ruta crítica (tramo con más carga o retardo computacional entre
dos registros de reloj) se reduzca.
La ruta crítica es en realidad la frecuencia máxima de trabajo alcanzada por el conjunto. A mayor ruta
crítica (tiempo o retraso entre registros) menor es la frecuencia máxima de trabajo y a menor ruta
crítica mayor frecuencia de trabajo. La una es la inversa de la otra. Repartir o segmentar
equitativamente el cálculo hace que esa frecuencia sea la óptima a costa de más área para el
almacenamiento o registro de los datos intervinientes y de un retraso o latencia (en ciclos de
reloj/tiempo) en la salida del resultado equivalente al número de segmentaciones o registros
realizados. La ventaja primordial de este sistema es que, tal y como se muestra en la imagen, una vez
el canal (pipe) está lleno, es decir, después de una latencia de cuatro en la imagen, los resultados de
cada comando vienen uno tras otro cada flanco de reloj y sin latencia extra por estar encadenados
dentro del mismo canal. Todo esto habiendo maximizado la frecuencia máxima de trabajo.