Universidad Interamericana de Panam

Lgica Digital

Profesor: Ing. Carlos Fernndez

Investigacin acerca de TTL, ECL, I2L (lgica de inyeccin integrada), MOS, y CMOS.

Estudiante: David Ayala

Fecha: Lunes 12 de Octubre de 2009

TTL
TTL es la sigla en ingls de transistor-transistor logic, es decir, "lgica transistor a transistor". Es una familia lgica o lo que es lo mismo, una tecnologa de construccin de circuitos electrnicos digitales. En los componentes fabricados con tecnologa TTL los elementos de entrada y salida del dispositivo son transistores bipolares. Caractersticas

Su tensin de alimentacin caracterstica se halla comprendida entre los 4,75v y los 5,25V (como se ve un rango muy estrecho).
y

Los niveles lgicos vienen definidos por el rango de tensin comprendida entre 0,2V y 0,8V para el estado L (bajo) y los 2,4V y Vcc para el estado H (alto). La velocidad de transmisin entre los estados lgicos es su mejor base, si bien esta caracterstica le hace aumentar su consumo siendo su mayor enemigo. Motivo por el cual han aparecido diferentes versiones de TTL como FAST, LS, S, etc y ltimamente los CMOS: HC, HCT y HCTLS. En algunos casos puede alcanzar poco ms de los 250 MHz. Las seales de salida TTL se degradan rpidamente si no se transmiten a travs de circuitos adicionales de transmisin (no pueden viajar ms de 2 m por cable sin graves prdidas).

Historia

Aunque la tecnologa TTL tiene su origen en los estudios de Sylvania, fue Signetics la compaa que la populariz por su mayor velocidad e inmunidad al ruido que su predecesora DTL, ofrecida por Fairchild Semiconductor y Texas Instruments, principalmente. Texas Instruments inmediatamente pas a fabricar TTL, con su familia 74xx, que se convertira en un estndar de la industria.
=Familias TTL =

Los circuitos de tecnologa TTL se prefijan normalmente con el nmero 74 (54 en las series militares e industriales). A continuacin un cdigo de una o varias cifras que representa la familia y posteriormente uno de 2 a 4 con el modelo del circuito. Con respecto a las familias cabe distinguir:
y y

TTL : Serie estndar TTL-L (low power) : Serie de bajo consumo

y y y y y y y y y

TTL-S (schottky) : Serie rpida (usa diodos Schottky) TTL-AS (advanced schottky) : Versin mejorada de la serie anterior TTL-LS (low power schottky) : Combinacin de las tecnologas L y S (es la familia ms extendida) TTL-ALS (advanced low power schottky) : Versin mejorada de la serie AS TTL-F (FAST : fairchild advanced schottky) TTL-AF (advanced FAST) : Versin mejorada de la serie F TTL-HC (high speed C-MOS) : Realmente no se trata de tecnologa TTL bipolar sino CMOS TTL-HCT (high speed C-MOS) : Serie HC dotada de niveles lgicos compatibles con TTL TTL-G (GHz C-MOS) : GHz ( From PotatoSemi)

Versiones

A la familia inicial 7400, o 74N, pronto se aadi una versin ms lenta pero de bajo consumo, la 74L y su contrapartida rpida, la 74H, que tena la base de los transistores dopada con oro para producir centros de recombinacin y disminuir la vida media de los portadores minoritarios en la base. Pero el problema de la velocidad proviene de que es una familia saturada, es decir, los transistores pasan de corte a saturacin. Pero un transistor saturado contiene un exceso de carga en su base que hay que eliminar antes de que comience a cortarse, prolongando su tiempo de respuesta. El estado de saturacin se caracteriza por tener el colector a menos tensin que la base. Entonces un diodo entre base y colector, desva el exceso de corriente impidiendo la introduccin de un exceso de cargas en la base. Por su baja tensin directa se utilizan diodos de barrera Schottky. As se tienen las familias 74S y 74LS, Schottky y Schottky de baja potencia. Las 74S y 74LS desplazaron por completo las 74L y 74H, debido a su mejor producto retardoconsumo. Mejoras en el proceso de fabricacin condujeron a la reduccin del tamao de los transistores que permiti el desarrollo de tres familias nuevas: 74F (FAST: Fairchild Advanced Schottky Technology) de Fairchild y 74AS (Advanced Schottky) y 74ALS (Advanced Low Power Schottky) de Texas Instruments. Posteriormente, National Semiconductor redefini la 74F para el caso de bferes e interfaces, pasando a ser 74F(r).

Puerta NAND en tecnologa TTL estndar (N)

Tecnologa

La tecnologa TTL se caracteriza por tener tres etapas, siendo la primera la que le nombra:
y y y

Etapa de entrada por emisor. Se utiliza un transistor multiemisor en lugar de la matriz de diodos de DTL. Separador de fase. Es un transistor conectado en emisor comn que produce en su colector y emisor seales en contrafase. Driver. Est formada por varios transistores, separados en dos grupos. El primero va conectado al emisor del separador de fase y drenan la corriente para producir el nivel bajo a la salida. El segundo grupo va conectado al colector del divisor de fase y produce el nivel alto.

Esta configuracin general vara ligeramente entre dispositivos de cada familia, principalmente la etapa de salida, que depende de si son bferes o no y si son de colector abierto, tres estados (ThreeState), etc. Mayores variaciones se encuentran entre las distintas familias: 74N, 74L y 74H difieren principalmente en el valor de las resistencias de polarizacin, pero la mayora de los 74LS (y no 74S) carecen del transistor multiemisor caracterstico de TTL. En su lugar llevan una matrz de diodos Schottky (como DTL). Esto les permite aceptar un margen ms amplio de tensiones de entrada, hasta 15V en algunos dispositivos, para facilitar su interface con CMOS. Tambin es bastante comn, en circuitos conectados a buses, colocar un transistor pnp a la entrada de cada lnea, para disminuir la corriente de entrada y as cargar menos el bus. Existen dispositivos de interface que integran impedancias de adaptacin al bus para disminuir la reflexiones u aumentar la velocidad.
Aplicaciones

Adems de los circuitos LSI y MSI descritos aqu, las tecnologas LS y S tambin se han empleado en:
y y y y

Microprocesadores, como el 8X300, de Signetics, la familia 2900 de AMD y otros. Memorias RAM Memorias PROM PAL, Programmable Array Logic, consistente en una PROM que interconecta las entradas y cierto nmero de puertas lgicas.

ECL (Emitter-coupled logic)

Emitter Coupled Logic (lgica de emisores acoplados) pertenece a la familia de circuitos MSI implementada con tecnologa bipolar; es la ms rpida disponible dentro de los circuitos de tipo MSI. Historia

Puertas con diseos ECL se han implementado hasta con tubos de vaco, y por supuesto con transistores discretos. Y la primera familia con diseo ECL, la ECL I, apareci en el ao 62 con las primeras familias de circuitos integrados. Ya en aquella poca se trataba de la familia ms rpida (un retardo de propagacin tpico de 8ns.), y tambin, era ya, la que ms disipaba. En la actualidad puede parecer que 8ns es mucho cuando hay circuitos CMOS que con un consumo muy bajo (sobre todo esttico) superan con creces esta prestacin, pero en realidad la tecnologa ECL tambin ha evolucionado tanto en diseo como en fabricacin, y en la actualidad se consiguen retardos netamente inferiores al ns, con un consumo alto pero no desorbitado.
Introduccin

A pesar de su limitada utilizacin, se trata de unas de las familias lgicas de ms raigambre, y rancio abolengo, dentro de las tecnologas digitales. Incluso se podra decir que dentro de la electrnica en general, pues el par diferencial, en el que se basa la familia, domina ampliamente los circuitos integrados analgicos. Como familia bipolar que es, el margen de ruido no es bueno. En este caso no slo es reducido en margen a nivel bajo, sino que tambin lo es el margen a nivel alto. Esto es consecuencia de la reducida excursin lgica. Y la razn es que para conseguir velocidad deben variar poco los valores de tensin. El principio que gua a la familia es tratar de evitar a toda costa que los transistores que configuran el circuito entren en saturacin. Por lo que las conmutaciones sern entre corte (o casi corte) y conduccin. Por lo tanto siempre vamos a tener transistores conduciendo, con lo que el consumo es continuo. Es decir no slo hay picos de corriente en las transiciones, sino que siempre tendremos un consumo apreciable en el circuito. Por otro lado la presencia de corrientes significativas en el circuito en todo momento, hace que el fan-out sea bueno.

Es la forma de lgica ms rpida, ya que los dispositivos activos se las arreglan para trabajar fuera de la saturacin. Tambin se hace aun mucho ms rpida haciendo que las variaciones de seal lgicas sean aun menores (Dt=800mV), eso hace que el tiempo de carga y descarga de C de carga y parasitas sean aun menores... El circuito ECL se basa en el uso de un interruptor de direccin de corriente, que se puede construir con un par diferencial, que se polariza con un voltaje Vr y de corriente I cte ambos. la naturaleza diferencial del circuito lo hace menos suceptible a captar ruido. Existen 2 formas conocidas, la ECL 100k y la ECL 10K, la 100k es ms rpida pero consume mayor corriente.
Estructura

Circuito tpico de una puerta de la familia ECL 10,000 de Motorola. La estructura ECL se basa en un par diferencial (Q1-Q2 y Q3) en el que una rama se conecta a una tensin de referencia, que determina el umbral ALTO / BAJO y la otra rama con n transistores en paralelo a las n entradas. Del diferencial se pueden obtiener simultneamente dos salidas con la salida y la salida negada y muy bajo jitter entre ellas. Estas salidas se llevan, finalmente, a sendos seguidores de emisor para proporcionar ganancia en corriente y el fanout adecuado, que en muchos casos pueden alimentar lneas de 50 directamente. Es comn la presencia de pines de alimentacin separados para

estos ltimos transistores ya que, a diferencia del par diferencial, su corriente varia con la seal si no estn los dos transistores conectados a impedancias iguales. Alimentndolos separadamente se evita que estas variaciones alcancen el par diferencial. Esta estructura produce simultneamente la salida OR / NOR: cualquier entrada a nivel alto provoca que el emisor de Q5 pase a nivel alto y el de Q6 a nivel alto. Por comparacin, la estructura TTL slo produce la funcin NAND. A diferencia de otras tecnologas (TTL, NMOS, CMOS), la ECL se alimenta con el positivo (Vcc) conectado a masa, siendo la alimentacin entre 0 y -5'2V, habitualmente. Algunas familias permiten que VEE sea -5V, para compartir la alimentacin con circuitos TTL.
Aplicaciones

Adems de las familias lgicas ECL I, ECL II, ECL III, ECL10K y ECL100K, la tecnologa ECL se ha utilizando en circuitos LSI:
y y y y

Matrices lgicas Memorias (Motorola, Fairchild) Microprocesadores (Motorola, F100 de Ferranti) Para mejorar las prestaciones de la tecnologa CMOS, la ECL se incorpora en ciertas funciones crticas en circuitos CMOS, aumentando la velocidad, pero manteniendo bajo el consumo total.

Estructura MOS
Bsicamente, la estructura MOS (Metal-Oxide-Semiconductor) consiste en un condensador, una de cuyas armaduras es metlica y llamaremos "puerta"; el dielctrico se forma con un xido del semiconductor del sustrato, y la otra armadura es un semiconductor, que llamaremos sustrato (Figura 1).
Capacidad MOS

En un condensador de capacidad C, aparece una carga Q, dada por la expresin: Q=CV, donde V es la tensin entre armaduras. En el condensador MOS, la tensin entre la puerta y el sustrato hace que adquiera la carga Q, que aparece a ambos lados del xido. Pero en el caso del semiconductor esto significa que la concentracin de portadores bajo la puerta vara en funcin de la tensin aplicada a sta. Imaginemos que tenemos el sustrato de silicio tipo p, es decir, conteniendo un exceso de huecos. Lo conectamos a 0 V, y tenemos la puerta tambin conectada a 0 V. En estas condiciones, no existe una variacin en la

concentracin de huecos. Cuando vamos aumentando la tensin de puerta, el condensador se va cargando, con carga positiva en la parte de la puerta y negativa en el sustrato que, en nuestro caso de semiconductor p, significa que el nmero de huecos va disminuyendo hasta alcanzar la carga correspondiente a la tensin de puerta. Este modo de funcionamiento se llama deplexin, vaciamiento o empobrecimiento. Podemos continuar aumentando la tensin de puerta hasta que ya no queden huecos en la banda de conduccin y el sustrato bajo la puerta se vuelve aislante. Pero, si continuamos aumentando todava ms la tensin, el condensador MOS necesita ms carga, que los huecos ya no pueden proporcionarle, por lo que aparecen electrones en la banda de conduccin, a pesar de ser el sustrato tipo p. Este fenmeno se llama inversin y permite formar canales tipo n dentro de semiconductores p. Cuanto ms aumentamos la tensin, mayor carga introducimos y ms avanza la capa de inversin dentro del sustrato, con lo que la zona bajo la puerta se va haciendo cada vez ms conductora. Volvamos a poner la puerta a 0 V y vayamos polarizndola con valores negativos. Ahora la carga en el sustrato es positiva y el nmero de huecos aumenta, con lo que la conductividad, tambin. Este modo de funcionamiento se llama de acumulacin o enriquecimiento, pues se aumenta el nmero de portadores.
Cargas en el xido

La descripcin anterior es terica y no se ajusta al caso real, debido a que durante el proceso de fabricacin diversas cargas quedan atrapadas en el xido que forma la estructura MOS. Esta carga es independiente de la tensin que se aplique a la puerta, pero influye sobre el comportamiento de la estructura, ya que se debe polarizar la puerta para compensar esta carga antes de que el condensador MOS se comporte como se ha descrito en el prrafo anterior. Estas cargas han sido un quebradero de cabeza para los diseadores de circuitos integrados MOS, pues varan incontroladamente sus condiciones de funcionamiento. En circuitos digitales, se suaviza el problema usando tensiones de alimentacin elevadas, que se han ido reduciendo al poder controlar mejor la cantidad de carga atrapada. Modificando esta carga se vara la tensin a la que se produce la inversin, de forma que se tiene estructuras que a cero voltios tienen resistencia elevada, mientras que otras la tienen reducida.

Variaciones

Aunque el dixido de silicio es un buen dielctrico y se obtiene oxidando el sustrato, existen otras estructuras similares con otros aislantes, constituyendo la estructura MIS (Metal-Insulator-Semiconductor). Tambin puede haber varias capas de dielctricos diferentes, como en el caso de las celdas MIOS.
Aplicaciones

La estructura MOS es de gran importancia dentro de los dispositivos de estado slido pues forma los transistores MOSFET, base de la electrnica digital actual. Pero, adems, es el pilar fundamental de los dispositivos de carga acoplada, CCD, tan comn en fotografa. As mismo, funcionando como condensador es responsable de almacenar la carga correspondiente a los bits de las memorias dinmicas. Tambin se utilizan como condensadores de precisin en electrnica analgica y microondas.

Tecnologa CMOS

Un inversor en tecnologa CMOS.

CMOS (del ingls complementary metal oxide semiconductor, "semiconductor de metal oxido complementario") es una de las familias lgicas empleadas en la fabricacin de circuitos integrados (chips). Su principal caracterstica consiste en la utilizacin conjunta de transistores de tipo pMOS y tipo nMOS configurados de tal forma que, en estado de reposo, el consumo de energa es nicamente el debido a las corrientes parsitas.

En la actualidad, la mayora de los circuitos integrados que se fabrican utilizan la tecnologa CMOS. Esto incluye microprocesadores, memorias, DSPs y muchos otros tipos de chips digitales.
y

Cuando la entrada es 1, el transistor nMOS est en estado de conduccin. Al estar su fuente conectada a tierra (0), el valor 0 se

propaga al drenador y por tanto a la salida de la puerta lgica. El transistor pMOS, por el contrario, est en estado de no conduccin Cuando la entrada es 0, el transistor pMOS est en estado de conduccin. Al estar su fuente conectada a la alimentacin (1), el valor 1 se propaga al drenador y por tanto a la salida de la puerta lgica. El transistor nMOS, por el contrario, est en estado de no conduccin.

Otra de las caractersticas importantes de los circuitos CMOS es que son regenerativos: una seal degradada que acometa una puerta lgica CMOS se ver restaurada a su valor lgico inicial 0 o 1, siempre y cuando an est dentro de los mrgenes de ruido que el circuito pueda tolerar.
Ventajas e inconvenientes

es una red que la hacen superior a otras en la fabricacin de circuitos integrados digitales:
y

y y

El bajo consumo de potencia esttica, gracias a la alta impedancia de entrada de los transistores de tipo MOSFET y a que, en estado de reposo, un circuito CMOS slo experimentar corrientes parsitas. Esto es debido a que en ninguno de los dos estados lgicos existe un camino directo entre la fuente de alimentacin y el terminal de tierra, o lo que es lo mismo, uno de los dos transistores que forman el inversor CMOS bsico se encuentra en la regin de corte en estado estacionario. Gracias a su carcter regenerativo, los circuitos CMOS son robustos frente a ruido o degradacin de seal debido a la impedancia del metal de interconexin. Los circuitos CMOS son sencillos de disear. La tecnologa de fabricacin est muy desarrollada, y es posible conseguir densidades de integracin muy altas a un precio mucho menor que otras tecnologas

Algunos de los inconvenientes son los siguientes:

y

Debido al carcter capacitivo de los transistores MOSFET, y al hecho de que estos son empleados por duplicado en parejas nMOS-pMOS, la velocidad de los circuitos CMOS es comparativamente menor que la de otras familias lgicas. Son vulnerables a latch-up: Consiste en la existencia de un tiristor parsito en la estructura CMOS que entra en conduccin cuando la salida supera la alimentacin. Esto se produce con relativa facilidad debido a la componente inductiva de la red de alimentacin de los circuitos integrados. El latch-up produce un camino de baja resistencia a la corriente de alimentacin que acarrea la destruccin del dispositivo. Siguiendo las tcnicas de diseo adecuadas este riesgo es prcticamente nulo. Generalmente es suficiente con espaciar contactos de sustrato y

pozos de difusin con suficiente regularidad, para asegurarse de que est slidamente conectado a masa o alimentacin.
Historia

La tecnologa CMOS fue desarrollada por Wanlass y Sah, de Fairchild Semiconductor, a principios de los aos 60. Sin embargo, su introduccin comercial se debe a RCA, con su famosa familia lgica CD4000. Posteriormente, la introduccin de un bfer y mejoras en el proceso de oxidacin local condujeron a la introduccin de la serie 4000B, de gran xito debido a su bajo consumo (prcticamente cero, en condiciones estticas) y gran margen de alimentacin (de 3 a 18 V). RCA tambin fabric LSI en esta tecnologa, como su familia COSMAC de amplia aceptacin en determinados sectores, a pesar de ser un producto caro, debido a la mayor dificultad de fabricacin frente a dispositivos NMOS. Pero su taln de Aquiles consista en su reducida velocidad. Cuando se aumenta la frecuencia de reloj, su consumo sube proporcionalmente, hacindose mayor que el de otras tecnologas. Esto se debe a dos factores:
y y

La capacidad MOS, intrnseca a los transistores MOS, y La utilizacin de mos de canal P, ms lentos que los de canal N, por ser la movilidad de los huecos menor que la de los electrones.

El otro factor negativo era la complejidad que conlleva el fabricar los dos tipos de transistores, que obliga a utilizar un mayor nmero de mscaras. Por estos motivos, a comienzos de los 80, algunos autores pronosticaban el final de la tecnologa CMOS, que sera sustituida por la novedosa I2L, entonces prometedora. Esta fue la situacin durante una dcada, para, en los ochenta, cambia el escenario rpidamente:
y

Por un lado, las mejoras en los materiales, tcnicas de litografa y fabricacin, permitan reducir el tamao de los transistores, con lo que la capacidad MOS resultaba cada vez menor. Por otro, la integracin de dispositivos cada vez ms complejos obligaba a la introduccin de un mayor nmero de mscaras para asegurar el aislamiento entre transistores, de modo que no era ms difcil la fabricacin de CMOS que de NMOS.

En este momento empez un eclosin de memorias CMOS, pasando de 256x4 bits de la 5101 a 2kx8 de la 6116 y 8Kx8 en la 6264, superando, tanto en capacidad como consumo reducido y velocidad a sus contrapartidas NMOS. Tambin los microprocesadores, NMOS hasta la fecha, comenzaron a aparecer en versiones CMOS (80C85, 80C88, 65C02...).

Y aparecieron nuevas familias lgicas, HC y HCT en competencia directa con la TTL-LS, dominadora del sector digital hasta el momento. Para entender la velocidad de estos nuevos CMOS, hay que considerar la arquitectura de los circuitos NMOS:
y

Uso de cargas activas. Esto es: un transistor se polariza con otros transistores y no con resistencias debido al menor tamao de aquellos. Adems, el transistor MOS funciona fcilmente como fuente de corriente constante. Entonces un inversor se hace conectando el transistor inversor a la carga activa. Cuando se satura el transistor, drena toda la corriente de la carga y el nivel da salida baja. Cuando se corta, la carga activa inyecta corriente hasta que el nivel de salida sube. Y aqu est el compromiso: es deseable una corriente pequea porque reduce la necesidad de superficie en el silicio (transistores ms pequeos) y la disipacin (menor consumo). Pero las transiciones de nivel bajo a nivel alto se realizan porque la carga activa carga la capacidad MOS del siguiente transistor, adems de las capacidades parsitas que existan, por lo que una corriente elevada es mejor, pues se cargan las capacidades rpidamente. Estructuras de almacenamiento dinmicas. La propia capacidad MOS se puede utilizar para retener la informacin durante cortos periodos de tiempo. Este medio ahorra transistores frente al biestable esttico. Como la capacidad MOS es relativamente pequea, en esta aplicacin hay que usar transistores grandes y corrientes reducidos, lo que lleva a un dispositivo lento.

La tecnologa CMOS mejora estos dos factores:

y

Elimina la carga activa. La estructura complementaria hace que slo se consuma corriente en las transiciones, de modo que el transistor de canal P puede aportar la corriente necesaria para cargar rpidamente las capacidades parsitas, con un transistor de canal N ms pequeo, de modo que la clula resulta ms pequea que su contrapartida en NMOS. En cmos se suelen sustituir los registros dinmicos por estticos, debido a que as se puede bajar el reloj hasta cero y las reducidas dimensiones y bajo consumo de la celda CMOS ya no hacen tan atractivos los registros dinmicos.

CMOS analgicos

Los transistores MOS tambin se emplean en circuitos analgicos, debido a dos caractersticas importantes:

Alta impedancia de entrada: La puerta de un transistor MOS viene a ser un pequeo condensador, por lo que no existe corriente de polarizacin. Baja resistencia de canal: Un MOS saturado se comporta como una resistencia cuyo valor depende de la superficie del transistor. Es decir, que si se le piden corrientes reducidas, la cada de tensin en el transistor llega a ser muy reducida.

Estas caractersticas posibilitan la fabricacin de amplificadores operacionales "Rail-to-Rail", en los que el margen de la tensin de salida abarca desde la alimentacin negativa a la positiva. Tambin es til en el diseo de reguladores de tensin lineales y fuentes conmutadas.
CMOS y Bipolar

Se emplean circuitos mixtos bipolar y CMOS tanto en circuitos analgicos como digitales, en un intento de aprovechar lo mejor de ambas tecnologas. En el mbito analgico destaca la tecnologa BiCMOS, que permite mantener la velocidad y precisin de los circuitos bipolares, pero con la alta impedancia de entrada y mrgenes de tensin CMOS. En cuanto a las familias digitales, la idea es cortar las lneas de corriente entre alimentacin y masa de un circuito bipolar, colocando transistores MOS. Esto debido a que un transistor bipolar se controla por corriente, mientras que uno MOS, por tensin.
Problemas

Hay tres problemas principales relacionados con la tecnologa CMOS, aunque no son exclusivos de ella:
y

Sensibilidad a las cargas estticas. Histricamente, este problema se ha resuelto mediante protecciones en las entradas del circuito. Pueden ser diodos en inversa conectados a masa y a la alimentacin, que, adems de proteger el dispositivo, reducen los transitorios o zener conectados a masa. Este ltimo mtodo permite quitar la alimentacin de un slo dispositivo. Latch-Up: Consiste en la existencia de un tiristor parsito en la estructura cmos que se dispara cuando la salida supera la alimentacin. Esto se produce con relativa facilidad cuando existen transitorios por usar lneas largas mal adaptadas, excesiva impedancia en la alimentacin o alimentacin mal desacoplada. El Latch-Up produce un camino de baja resistencia a la corriente de alimentacin, de modo que, si no se ha previsto, acarrea la destruccin del dispositivo. Las ltimas tecnologas se anuncian como inmunes al latch-up. Resistencia a la radiacin. El comportamiento de la estructura MOS es sumamente sensible a la existencia de cargas atrapadas en el xido. Una

partcula alfa o beta que atraviese un chip CMOS puede dejar cargas a su paso, cambiando la tensin umbral de los transistores y deteriorando o inutilizando el dispositivo. Por ello existen circuitos "endurecidos" (Hardened), fabricados habitualmente en silicio sobre aislante (SOI).

Lgica de inyeccin integrada

Esquema simplificado de un inversor I2L. La lgica de inyeccin integrada (en ingls integrated injection logic, IIL, I2L o I2L) es una familia de circuitos digitales construidos con transistores de juntura bipolar de colector mltiple (BJT). Cuando se introdujo su velocidad era comparable a los TTL adems de que casi eran de tan baja potencia como los CMOS, Volvindose ideal para su uso en circuitos integrados VLSI. Aunque los niveles lgicos son muy cercanos entre si (Alto: 0.7 V, Bajo: 0.2 V), I2L tena una alta inmunidad al ruido debido a que operaba por corriente en vez de voltaje.
Operacin]

El corazn de un circuito I2L es el inversor de colector abierto y emisor comn. Tpicamente, un inversor consiste en un transistor NPN con el emisor conectado a tierra y la base alimentada por una corriente entrante. La entrada se suple por la base ya sea por una corriente aplicada (nivel lgico bajo) o una condicin de alta impedancia (alto nivel lgico). La salida de un inversor es el colector. Adems, el colector puede ser un puente que podra ir a tierra (nivel lgico bajo) o una condicin de alta impedancia (nivel lgico alto) Para entender cmo opera el inversor, es necesario entender el flujo de corriente, Si la corriente que alimenta es desviada a tierra (nivel lgico bajo), el transistor se apaga y el colector se queda abierto (nivel lgico alto). Si la corriente aplicada no est desviada a tierra debido a que la entrada est en alta impedancia (nivel lgico alto), la corriente aplicada fluye a travs del transistor al emisor, conmutando al transistor, y permitiendo entrar a la corriente por la salida del inversor (nivel lgico bajo), esto hace que la salida del inversor nicamente deje entrar la corriente o ponerse en alta impedancia pero no ser

una fuente de corriente. Esto vuelve seguro conectar la salidas de invesores mltiples juntos para formar una compuerta AND. Cuando las salidas de dos inversores estn alambradas, el resultado es un compuerta NOR de dos entradas debido a que la configuracin (NOT A) AND (NOT B) es aquivalente a NOT (A OR B).