SISTEMAS SECUENCIALES

FUNDAMENTOS DE DISEÑO DIGITAL

OPTATIVA I. ISISA
AUTOR: Claudia A. López R.
 SISTEMAS
COMBINACIONALES
SISTEMAS
DIGITALES
SISTEMAS
SECUENCIALES

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 E1
F(E1...En)
. SISTEMAS
.
COMBINACIONALES
En

SISTEMAS
DIGITALES SISTEMAS
F (E1 F(t0))

COMBINACIONALES

MEMORIA DIGITAL

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 - ALU
- MUX
SISTEMAS - Demux
COMBINACIONALES - DECODI.
- CODIF.
- ETC.
SISTEMAS
DIGITALES

- CONTADORES
- REGISTROS
SISTEMAS
- MAQUINAS DE
SECUENCIALES
ESTADO

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 SEÑAL DE RELOJ

SEÑAL DE RELOJ (CLK, CK): es una señal eléctrica con

forma de onda cuadrada con una frecuencia y periodo
determinados y una amplitud de 0 a 5 volts.
5 volts
F Hz= 1/T
0 volts

Ts

La señal de reloj se genera a través de:

1. Generador de funciones
2. Multivibradores
- LM555
- Cristales
AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ
 2 ESTADOS FLIP-FLOPS
BIESTABLES ESTABLES

1 ESTADO ESTABLE
MULTIVIBRADORES MONOESTABLES 1 ESTADO INESTABLE
LM 555

LM 555
ASTABLES 2 ESTADOS INESTABLES
CRISTALES

NOTA:

ESTADO: Nivel lógico (0, 1)

INESTABLE: estado que cambia al cumplirse un tiempo determinado
ESTABLE: estado que no cambia por si sólo

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 2 ESTADOS FLIP-FLOPS
BIESTABLES ESTABLES

1 ESTADO ESTABLE
MULTIVIBRADORES MONOESTABLES 1 ESTADO INESTABLE
LM 555

LM 555
ASTABLES 2 ESTADOS INESTABLES
CRISTALES

TAREA. REALIZAR UN TRABAJO DE INVESTIGACION SOBRE :

LM 555 EN SU CONFIGURACION MONOESTABLE Y ASTABLE
CRISTALES EN SU CONFIGURACION SERIE Y PARALELO

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

SEÑAL ASTABLE 0 Log.
Estado log. 0
Transición pendiente positiva
Flanco de subida Estado alto
Pulso negativo

5 volts
0 volts

Ts 1 Log. dos estados inestables

Transición pendiente negativa Estado log. 1
Flanco de bajada Estado alto
Pulso positivo

SEÑAL MONOESTABLE
5V
Señal de
disparo 0V estado inestable

estado estable

5V
Señal
monoestable 0V

T=F=0 Tiempo definido

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 MEMORIAS DIGITALES
Circuito compuesto de compuertas lógicas conectadas de tal forma que permiten
almacenar un bit.
- celda de memoria
- multivibrador biestable
- registro
- Latch
- Flip-flops

Las memorias digitales son en esencia circuitos secuenciales, por lo cual la salida de estos
depende de la entrada y de la salida en un tiempo anterior.

ck

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 MEMORIAS DIGITALES
Circuito compuesto de compuertas lógicas conectadas de tal forma que permiten
almacenar un bit.
- celda de memoria
- multivibrador biestable
- registro
- Latch
- Flip-flops

Las memorias digitales son en esencia circuitos secuenciales, por lo cual la salida de estos
depende de la entrada y de la salida en un tiempo anterior.

ck

t0 t1 estado presente
Qt Qt+1 estado siguiente
estado futuro
estado anterior
estado pasado

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 ELEMENTO BASICO DE MEORIA

LATCH (CERROJO)

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 ELEMENTO BASICO DE MEORIA

LATCH (CERROJO)
Qt Qt+1 Qt+1

0 0 1
Q
1 1 0

Q Q

Q
0 1

1 0

No contiene terminales separadas para

lectura y escritura de datos.
AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ
 LATCH SR

R R S Q Q
Q
1 0

0 0

Q 0 1
S
1 1

1 0

1 1

0 1

0 0

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 LATCH SR

R R S Q Q
Q
1 0 0 1

0 0 1 1

Q 0 1 1 0
S
1 1 1 0

R S Q Q 1 0 0 1
S: SET - 1 log
0 0 * 1 1 0 1
R: RESET- 0 log
0 1 1 0 0 1 1 0
1 0 0 1
0 0 1 1
1 1 Q
Tabla de verdad * estado no permitido

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP SR

FLIP-FLOP Memoria latch sincronizada a través de una señal de CK

Siempre guarda el estado anterior

S
Q
CKP
CK *

Q
R

flanco positivo
* circuito detector de flanco CKP=1
flanco negativo

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP SR

FLIP-FLOP Memoria latch sincronizada a través de una señal de CK

S
Q

Pulso positivo
CK * CK
CK CKP

Q
Existe undesdaseentrecarga
R debidoa que nosepuedellegar
CK o de 0 al inmediatamente
i podemosextraer unpulso
CK o
flanco positivo queusamospara
* circuito detector de flanco
CKP flanco negativo
Qt
AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ
 FLIP-FLOP SR

FLIP-FLOP Memoria latch sincronizada a través de una señal de CK

S
Q

Pulso negativo
CK * CK CK
CKP

Q
R CK

CK
flanco positivo
* circuito detector de flanco
CKP flanco negativo

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP SR

FLIP-FLOP Memoria latch sincronizada a través de una señal de CK

Simbología

S Q S Q

CK CK

R Q R Q

flanco negativo
flanco positivo
CLK ARQ CLK ARQ
y 00 Qt sedoanterior y 00 Qt sedaanterior
q 01 O 1 01 O
q 10 1 d 10 1
a1 edoprohibido d y edoprohibido
q
2 XX Qt S XX Ot
AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ
 FLIP-FLOP SR

FLIP-FLOP Memoria latch sincronizada a través de una señal de CK

Simbología

S Q S Q

CK CK

R Q R Q

flanco negativo
flanco positivo

entradas síncronas

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP SR

FLIP-FLOP Memoria latch sincronizada a través de una señal de CK

Los Flip-Flops se describen a través de:

1) Tabla de verdad

2) Tabla característica

3) Tabla de excitación

4) Ecuación característica

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP SR

FLIP-FLOP Memoria latch sincronizada a través de una señal de CK

Los Flip-Flops se describen a través de:

1) Tabla de verdad Describe el funcionamiento

general del circuito lógico . Esta
2) Tabla característica compuesta de todas las
combinaciones de las entradas y
3) Tabla de excitación la salida para cada combinación

4) Ecuación característica

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP SR

FLIP-FLOP Memoria latch sincronizada a través de una señal de CK

Los Flip-Flops se describen a través de:

1) Tabla de verdad
2) Tabla característica
3) Tabla de excitación
4) Ecuación característica
Describe el funcionamiento
completo del circuito lógico
considerando el estado anterior.
Esta compuesta de todas las
combinaciones de las entradas y
el estado anterior y la salida
para cada combinación de
entrada.

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP SR

FLIP-FLOP Memoria latch sincronizada a través de una señal de CK

Los Flip-Flops se describen a través de:

1) Tabla de verdad

2) Tabla característica Se deriva de la tabla

3) Tabla de excitación
4) Ecuación característica
característica y sirve para el
diseño de sistemas secuenciales.
Se construye a partir de lo que se
necesita en la salida y lo que
deben de tener las entradas para
obtener dichas salidas.

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP SR

FLIP-FLOP Memoria latch sincronizada a través de una señal de CK

Los Flip-Flops se describen a través de:

1) Tabla de verdad

2) Tabla característica

3) Tabla de excitación
Función lógica que describe al
4) Ecuación característica Flip-Flop.

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP SR

S Q Tabla de verdad
S R Q
CK
0 0 Qt
R Q 0 1 0
1 0 1
1 1 *

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP SR

S Q Tabla de verdad
evasión S R Q
CK
nional 0 0 Qt
permitedesribir R Q 0 1 0
sistemacomobloque 1 0 1

j
animal Tabla característica
S R Qt Q
si xx 1 1 *

ecuación Tabla de excitación

7 0 0 0 0
4 0 0 1 1 Qt Qt+1 S R
0 1 0 0 ! !!!!!" = ! 1,4,5,6,7 !!!
i 0 1 1 0
se consideran como
I 0 0 0 X

y
2 1 0 0 1 * estados de no importa 2 0 1 1 0

4 11 0
1
1
0
1
* ! = ! + !"#! 1 0 0 1

1 1 1 *
apautiudeMopasdekaunaugh
4 1 1 X 0

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP JK
Tabla de verdad
J Q
J K Q
El estadose
CK 0 0 Qt prohibido

0 1 0 anterior
K Q elestado
1 0 1 negado
1 1 Qt
Tabla característica
J K Qt Q Tabla de excitación
ecuación
0 0 0 0 característica Qt Qt+1 J K
0 0 1 1
0 1 0 0 ! !!!!!" = ! 1,4,5,6, !!! 0 0 0 X
0 1 1 0
0 1 1 X
1 0 0 1
1 0 1 1
! = !!" + !!"!
1 0 X 1
1 1 0 1
1 1 X 0
1 1 1 0

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP O
T toggle

T Q Tabla de verdad
T Q
CK
0 Qt
Q
1 Qt

Tabla característica
T Qt Q ecuación Tabla de excitación
característica
0 0 0 Qt Qt+1 T
! !!!" = ! 1,2 !!!
0 1 1 0 0 0

1 0 1 0 1 1
! = !!" + !!"!
1 0 1
1 1 0
1 1 0

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 FLIP-FLOP D FlipFlop LR
pero con
D Q Tabla de verdad
D Q
CK
0 0
Q
1 1

Tabla característica
D Qt Q ecuación Tabla de excitación
característica
0 0 0 Qt Qt+1 D
! !!!" = ! 2,3 !!!
0 1 0 0 0 0

0 1 1
1 0 1 ! = !!" + !!"!
1 0 0
1 1 1 CK D d ó
n o o r
r r r o 1 1 1
2 x QeEe
AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ
 PÍE
EEEE aun D o E
1 x o 1
D a 9 9 a x 1 O
1 O n o
Kk
y o 1 1 9

LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
entrada
Describe
que es 1 ó O porque
ENTITY FF_D IS
µ
PORT (CLR, PRE, CLK, D: IN STD_LOGIC; también puede ser std
login
Q, NOTQ: OUT STD_LOGIC); ventor b downto a
);
END ENTITY; salida aunque si se quiere retroalimenta
debería ser INOUT
 ENTRADAS ASÍNCRONAS
DE LOS FLIP-FLOPs
Cualquiera de los cuatro tipos de Flip-Flops tienen dos entras llamadas asíncronas:

D Q J Q

CK CK

Q K Q

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 ENTRADAS ASÍNCRONAS
DE LOS FLIP-FLOPs
Cualquiera de los cuatro tipos de Flip-Flops tienen dos entras llamadas asíncronas:
- SET o Preset

D PRE Q J PRE Q

CK CK

Q K Q

Activación en alto Activación en bajo

Si PRE esta activado Q=1 y Q=0

sin importar los valores en las entradas síncronas
AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ
 ENTRADAS ASÍNCRONAS
DE LOS FLIP-FLOPs
Cualquiera de los cuatro tipos de Flip-Flops tienen dos entras llamadas asíncronas:
- SET o Preset
- CLEAR o Reset

D Q J Q

CK CK

Q K Q

AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ

 ENTRADAS ASÍNCRONAS
DE LOS FLIP-FLOPs
Cualquiera de los cuatro tipos de Flip-Flops tienen dos entras llamadas asíncronas:
- SET o Preset
- CLEAR o Reset

D Q J Q

CK CK

Q K Q
CLR CLR

Activación en alto Activación en bajo

Si CLR esta activado Q=0 y Q=1

sin importar los valores en las entradas síncronas
AUTOR: CLAUDIA A. LOPEZ RODRÍGUEZ