Nautel NX-10 AM CIRT noviembre 2019

Diagrama a Bloques
En la figura 1 está el bloque Rack Interface que controla la fuente de alimentación de B+
con Transformador de entrada, rectificador SCR, sensor de corriente efecto Hall, filtros y
descarga de B+. Se agregan dos fuentes conmutadas con salidas +15V y +50V.
Esta el excitador analógico /digital A opción B, en lo digital el sistema IBOC o DRM.
El controler interconecta lo anterior con la etapa de potencia de 4 módulos de 2.5 kW para
sumar 10kW a la salida en un combinador con filtros de salida y medidor de potencia Directa y
Reflejada.

AC Main
(Inhibit SCR) Figura 1
Transformer Rectifier B+ Current B+ Nautel
Sensor Discharge
(+12V) (+30V) Relay Nx-10
(PhaseLoss) 6L
(ACSample) (Rectifier Temp) 3L
(B+LevelControl) (+15V) (-15V) Filter
B+CurrentSample
+15V Power
Supply Rack
(+12V) Interface (B+)
+50V Power (+50V)
Supply (Inhibit)

(AES1) (AES2) (Usb) 5L 4L

(Ethernet) (Ext10MHz)
(BalAnalog) (TxInhibit)
(DigRemInputs)Ext+15V 6L Power (+15V)
(ExtInterlock) Module 2L (Arc Detec)
1
(+48V)
Exciter (+15V) Arc
A 19L RFDrive PM1Enable Detector
Power Module

SerialBus
(AES1)
(AES2) 6L Power
Filter Static
Interface

(+5V) Module PM 1
(AES1) Combiner Drain
(1Pps) 2 PM 2 Surge
(B+ Voltage Sample) B+VSample Arrestor
(CombinerCurrentSample) FastShutBack PM 3
(Pdm Inhibit) (1kHz) (+15V) PM2Enable Voltage
(Serial Bus) (Pdm) RFDrive PM 4 Probe
(Address) (10MHz) SerialBus
Power Module

(Pm Enable) 6L Power

(RF Drive Latch) Module
(RF Drive) Directional
Interface

(Streaming Bus) 3 Current Coupler

(Balanced Analog) Fan 2L Probe
(RF Voltage Sample) Tray 2L PM3Enable
19L 1~4
Transmiter

Exciter B 2L
Power
Controler

6L
2L Module Spark
User Interface 3L 4 Gap
RF
(RF Drive)(+15V) (B+) Output
Gps Opt 5L (SerialBus) (RelayControl)
(FanTray4TachA&B) 4L
PM4Enable (Forward Power Sample)
Combiner Opt 6L (Reflected Power Sample)
(+15V) (-15V)

SC1 Opt 3L

Exgine Opt 5L

El transmisor NX-10 tiene 4 amplificadores de Figura 1A Pa1

2.5 kW de RF modulado con la alimentación de 6 2.5kW
Interface

señales de Mod Drive ( Mod Drive 1~6) separadas Mod Drive

Combiner

Matching

1~3 Pa2
Control

60°, agrupados en Mod Drive 1~3 para alimentar 2.5kW 50

los amplificadores 1 y 4 y Mod Drive 4~6 para

Mod Drive Pa3
alimentar a los amplificadores 2 y 3. Las señales 4~6 2.5kW
Mod Drive 1, Mod Drive 2 y Mod Drive 3 están
separadas 120° cada una. Pa4
NX-10 2.5kW
2 RF Power Module (NAP39B/NAPA34B)
En la figura 2 se presenta este amplificador de RF que entrega 2.5 kW con alimentación de
+400 Volts. Esta formado de un amplificador, etapa moduladora y con circuitos de protección
y monitoreo de señales.
El modulador recibe 3 señales PDM separadas 120°. Una señal Mod 1 entra por un conector
RJ45, entrada diferencial J1-1/J1-2, transformador L1 y amplificador U1D que entrega señal
TTL al driver U2 que alimenta U3 que enciende y apaga el mosfet Q11 con inductor L12.
Trayectoria similar tendrá la señal Mod 2 y Mod 3 con entradas J1-3/J1-6 ~ J1-4/J1-5,
transformadores L2~L3, amplificadores U1A~U1C, drivers U2,U4,U5, y mosfet Q12~Q13 con
inductores L13~L14. Con R21,R20,R25 se monitorea en TTL la suma de la señal PDM en el
microcontrolador U22,terminal ADC3 y si no se tiene el nivel correcto el µC bloquea con la
activación de Q6 los drivers contenidos en U2(4) evitando la salida de señales PDM. El diodo
CR19 ( y los CR20~CR21 ) conducirá la corriente del inductor L12 (y L13~L14) al abrir
transistor Q11(Q12,Q13)
El filtro pasa bajas frecuencias lo forma L12, L13, L14, C55, L10, L11 con desacoplamiento
de RF con C116/C117.
U17 es un sensor de corriente de efecto Hall de 65mV/A que entrega una muestra al µC
U22 en la entrada ADC0/AIN0 que corta la potencia del módulo en una sobre corriente como
protección de corto circuito.
El amplificador de potencia lo forma la conducción en puente H de Q9/Q8 alternado con
Q7/Q10 en amplificador clase D en la banda de 535 a 1710 kHz con tiempo muerto de
conducción dependiente de la frecuencia de operación. El amplificador cambia de +/- 400V a
la frecuencia de RF donde el capacitor C118~C127 bloquea la corriente de CD para que esta
no fluya en el transformador de carga.

RF Figura 2 B+
Sample R51~53
Power B+ 400V I+ U17 I- DC
R66

Module P1-76~88
Current
4 2 R113 C115 U23
T3
2.5kW U24 Q9 Q7 C95
R110
NX-10 U31A C102 CR12 51
Sd28 1 1 ~64 2 1
1/2 4 3 31~44
2 6 CR18 R116 1 2
Load
C118
U30 U32A ~127
IN 2 3 U29
3 4 1 U26,C104 C108
RF R96 1 3 6 R114... Q10 Q8 R111
Drive1 Tap4
R128
P1-19/20
6 5 R59/68 PA
C116/117 R105
Volts R108
L8 7 U27B 1 2
CR19 C55 L10 R69 RfDrive
P1-21/22 R104 C51 Q11 L11 Level
R97 1 2 1 2
2.5V L12 1
R92 U18 R45
C96 U25A 3 - 1
5V 2 2 L14
4 1 +
3 1 2 8 RF Drive R42 L13 5V 15 ModDrive
Fail CR38
2
ADC2 Enable
P1-23/24 Sd21 PB1 R102

U27A,L9
1/2 2
ADC0
13
R89
Q6
U2
RF U2 6 4 ADC6
Drive2 J1-1 R11
U1D 13
5/7 U22
14 13 U3
Mod1 L1 15 uC 5V
P1-25/26 4 Sd22 U21B
15 RFDrive
2/2 - Enable
15 7 ADC1 R90 R83
R5
J1-2
R21 + 24 U23/U24
R2 5 Q5
R1 Int0 U26/U29
J1-3 5V ADC3
L3,U1C,U2,U4, J2-1
C6/145
Mod2 Q12..Cr20,L13 R20 TxRx MiSo J2-4
Modulation MoSi
J1-6 P1-9/10 D0/RI 2/3 Q3 P1-5/6
U20 RFRelay
TxRx R0 RxD
TxD
Close
J1-4 L2,U1A,U2,U5, R25
Fan P1-17/18 Fan P1-11/12 D0/RI DI
P1-15/16 P1-7/8
Mod3
Q13..Cr21,L14 TachB TachA T1
T0 Q4 RFRelay
J1-5 DcCurrent AIn0 Open
VRef1 AIn1
Module J1-7 6 5 VRef2 ADC4
Enable 5V Ds1R MFault
J1-8 Int1
7 U1B R30
Termistor G ADC7 Ds1G Power
 Dos señales de radio frecuencia RF Drive 1 y RF Drive 2 a 180° alimentan por 3
P1-19/20~P1-21/22 y P1-23/24~P1-25/26 con entrada diferencial por L8/L9 y a unos
receptores tipo RS422 integrados U27B y U27A que entregan nivel TTL a las compuertas
U31A/U32A y a los drivers U24/U29 alternando a U26/U23. U30 es un retardo de línea que
proporciona tiempo muerto entre conmutación de transistores de RF.

Un detector de perdida de RF Drive lo constituye el XOR U25A que genera cortos pulsos
de salida en el tiempo muerto entre señales de RF. Si una señal de RF falta U25A presenta
pulsos más anchos que produce un uno en el comparador U18, entrada Int0 del µC U22 (RF
Drive Fail) que deshabilita el módulo ( se activa en 5 a 10µS ).
De la figura 2 el µC U22 controla, Monitorea y protege esta etapa de potencia teniendo un
número único de serie con una única dirección serie para comunicarse por module bus con
protocolo RS485 al Rack Interface ( P1-9/10~P1-11/12 ) con el integrado U20 controlado con
terminales 2/3 (RE/DE).
Habilitar Módulo. Por las terminales J1-7/J1-8 en conector RJ45 se recibe señal
diferencial que es convertida a TTL con el receptor RS422 integrado U1B en Int1 del uC U22.
Habilitar Mod Drive. El µC U22 puede habilitar o deshabilitar los Mod drivers de U2(4),
con el transistor Q6.
Habilitar RF Drive. El µC U22 puede habilitar o deshabilitar los RF drivers U24, U29,
U23, U26 con el transistor Q5.
Relevadores de RF de salida. Para permitir la RF de salida o cortocircuitar el primario del
transformador de salida, terminales 51~64 y 31~44 se realiza la acción con las bobinas de un
relevador tipo balancín (P1-5/6, P1-7/8), activados con cero con los transistores Q3/Q4
alimentados con pulsos de 5V, 50mS provenientes del µC U22. Cuando el módulo es
deshabilitado o una falla ocurre, Q3 es llevado a cero, cortocircuitando el transformador
permitiendo retirar el módulo de 2.5kW.
Una muestra de voltaje proporcional a la corriente promedio de consumo entra por a
la terminal AIn0 de U22 que compara con el voltaje de referencia Vref1= 3.09V, que entra por
Ain1.Si Ain0 supera los 3.09V el módulo de potencia se desconecta y significa que la
corriente pico supero los 53A.
B+ Sample. Con el divisor de voltaje con R51~R53 y R66 se toma una muestra de B+ y
es aplicada a la terminal ADC2 de U22. Los 400V se reducen a 3.8V con el divisor.
PA Volts Sample. Con el divisor R59~R68 y R69 se toma una muestra de PA Volts a la
terminal ADC1 de U22, 2.2V son proporcional a 170V. Restando el nivel B+ de PA Volts se
sabrá el voltaje del amplificador de RF.
Modulation Sample. Con resistores de muestreo R21,R20,R25 y R64(*) como divisor de
potencia con C65(*) como filtro aplican 1Vdc a la terminal ADC3 de U22.
RF Drive Level. Con R105 y R108 con R72(*) como divisor y C80(*) para filtraje se muestrea el nivel
con nivel 1.3 a 1.4V aplicados a la terminal ADC6 de U22. (*)No mostrado
Tacómetros A y B. Cada módulo de potencia verifica la velocidad de los ventiladores propios
alimentando las entradas T1/T0 del µC U22 por las terminales P1-15/16 y P1-17/18.
Termistor. Un termistor montado en la placa disipadora del módulo verifica la temperatura del
amplificador terminal G entrada ADC7 de U22 y si se excede de 90° deshabilita el amplificador.
En la Figura 2A esta la salida de RF donde una caja de 10 kW (A21) tiene 4 amplificadores
de 2.5 kW c/u con la suma en serie de los secundarios de cada transformador. Con
L3,C1~C6 y parte de L4 se forma una T Acopladora y con parte de L4,C7~10 y L5 se forma
la otra T de acoplamiento para cargarse a 50 ohms.L5 será con el ajuste de C7~10 la trampa
de tercera armónica, con C11se bloquea la CD. Con U2 se obtiene RF Current Sample. Con
C12-C20/21 RF Voltage Sample. Con el muestreo en Sd24,U2A,U3A el Forward Power
Sample y con U1A Reflected Power Sample.
4 +48V
OPEN
A21 Sd5
2/2
NX-10 Salida de RF Figura 2A

P1-7/8
L3 L4 L6 E3 RF Out
51~64
1 2 1 2 1 2
1 10kW
C11 E14
R1 Spark
1 A22 C1 Gap
31~44 C1~6 C7~10 Static R3
L5 Drain 25pF
2
+48V
CLOSE 2
Sd24
P1-5/6
+
R5 2 U2A
Surge C2/3 C1 7
RF Arrestor R8 -
Pm3 4kV 1
u4 C12 R15
R10
° 25pF
R28
Rf R23/28/30
Transformer J1-4
20nF 2nF C23/24
10 kW 9.4nF
RFVoltage C20/25 R27 To Exciter
C20/21 Sample
E15 Directional
Sd23 Coupler
+ +15V Forward
R5 2 U2A Power
C2/3 C1 R8 7 RFCurrent C12 R18 CR4
- Sample 1 2 + C15 Sample
R4 1 2 U3A
T1 CR3 7
Rogowski

R15 R17 - J1-4

C13 J1-5 R16 1
R12 R19 R24
A20 -15V
Coil

2 1
R25

R26
+15V
Reflected
CR2 Power
+ C13
R7 2 U1A Sample
CR1 7
R6 - J1-5
1
R19
-15V R13

R14

Control Interface NX-10 Figura 3

U14 U17 U18 J11-2 Exciter
Sample DacA Si So A8~A16 Ram U3 J11-15
A
Fwd +3 DI D0/RI 6
Power U15A R76 U16 D0~D7
1 RO J14-2
- Dac1 A0~A7 Exciter
R68/65 2 MiSo U11 D0/RI 7 B
J6B21 Data R20/21 J14-15
CPU 46 Tx
Sd10 R75 DacB 1 L1 2
4/9 R72 MoSi 45 Rx 1
J15-1 Exgine
2
DRM
DacC Sd7 Cs 65
Refld Power J6B22 1/9 J15-3
Tx 13
+B Voltage J6B23 DacD 1 L25 2
Rx 12 J20-11 Rack
Dc Current J6B24 1 2
Master
3V3MiSo/F3A
J20-12
DacA AiSi U6
MoSi J17B1
VswrThresh/F3A DacB Rx Tx J18-4 Gps
11

J18-5
RFMonGain U25 CR9 LcdTx J17B6
LcdRx
Dac2 U5D Internal Bus
J18-8
Digital J18-10
12

13

Out1 J6B1 DraIn0

R81 SerIn Cpld/F3A
Out2 J6B2 DraIn1 ShutBack
R82
Out3Out4
Out5Out6 U20 CS
ArmTx/F3B U8
Out7 SerOut 1
U5A 3 Tin
Out8 J6B6 DraIn7 2
R102 Tx TOut
TxD
Out9 J6B11 DraIn0 Rx3 2 3.3V J2-2
R81 SerIn U3A ROut
Out10J6B12 DraIn1 1
R82 RIn
Out11Out12 RxD
Out13Out14 U29 ArmRx/F3B J2-3
Out15 Sd11
3.3V U77 Debug
5/9 5V R40
Rs232
Out16J6B19 DraIn7
R102 RfMon J11-16 ExctA
Gain
2 Pdm
J19A1 Sa VOut + C176
Inhibit J14-16 ExctB
FwdPwr D VInp R262 u82A 1 2
Sample R280 - 7 J1A U3TxRxRs485 Ds36c278
R277 1 RF U6 UartSc16Is740
J19A7 Sb U80 U78 R276 R262
Monitor U8Mux3States 74Lvc257
RefldPwr R272 SpDt VGain U11CpuAtmega2560
U14EEPromSerAt25m01
Sample 2 1 U16 Dac4Ch Tlv5620/U25
R271
RPS/F3A R264 U20RegCorrSerParPic6c595/U29
U77TxRxIsol Adm3251
Control Interface En la figura 3 está un CPU-U11 con memoria Ram de 8 bits paralelo U18 5
y memoria serie EEProm-U14.Con un Bus interno comunica con U3 a los Excitadores A/B,
Exgine DRM, Gps y Rack Master. Con el Transceptor aislado U77 y el multiplexer U8 conecta
el Debug Rs232 al CPU-U11 o el uC ARM-U60(Figura 3B).
En la misma figura 3 está el convertidor digital analógico U16 que por MoSi recibe
información serie y entrega información analógica por el separador U15A terminal J6B21 con
muestra de Forward Power.
En circuitos similares se entregan las señales muestra de Reflected Power(J6B22),
+B Voltage(J6B23) y DC Current(J6B24).Otro convertidor DAC-U25 entrega el umbral de
protección VSWR Threshold a la figura 3A y el ajuste de ganancia (RF Monitor Gain)del
amplificador U78.
Con los registros de corrimiento serie-paralelo U20/U29 y la línea MoSi se entregan 16
salidas digitales terminales J6-B1~J6B19.
De las muestras de FWD Power(J19A1) y REFLD Power(J19A7) se selecciona una entrada
con el SPDT-U80 que pasa al amplificador de ganancia controlada U78, separador U82A y a
la Terminal J1A RF Monitor. Con el UART-U6 se interconecta una señal LCD.
En la figura 3A esta un cambiador de nivel U88 de 5/3.3V. Una de las entradas es la señal
VSWR Fast ShutBack(1B3) que se genera en el comparador U40 con entradas de Refld
Power Sample rectificada con CR26~CR31 y VSWR Threshold de la figura 3. Otras señales
están indicadas en la figura 3A comó Cpld y Uart provenientes de la figura 3.
La señal RFDrive Exciter A terminales J10-13/J10-25 entrada balanceada que se aplica
por T1 al comparador U7 y de allí al receptor U72, multiplexer U79 y Line Driver U81
entregando salidas RF Drive 1/2 conector J21.El potenciómetro digital U22-W1 con +5V/-5V ajusta
el ancho de pulso que pasa por U7. Por J13-13/25 se tiene la trayectoria del RFDrive ExcitB

Control Interface VswrFast

ShutBack
Sd8
2/9
CLK 6MHz
ARM Reset Figura3A
T4 CPU ARM BOOT
REFLD PWR
1 2 +
2 U40 1B3 F6-4
ARM STREAMING
CPLD SHUTBACK/F3 NX-10
SAMPLE/F3 Cr27
Cr26
R178
-
7 U88 SPI UART CLK
R177 3 1B1 Lt F6.12 3V3MiSo
R192/196 F7.5
VSWR/F3 2 1 1B2 Sd8 F2-4 MiSo
Threshold Cr31 Cr30
R176
2/9 F7.6 TCK
TMS
J24-1/6
RackInterf 2B4 F5.3
TDI
TDO JTag
FastShutB +3.3V
2B6 F5.7
J20-5
1PpsExciterA*BJ11/J14-4
RFOff 1Pps10MHz(Exgine)J17A4//A5
J18-11 ClkCpldUart 1kHzExciterA*BJ11/J14-5
CpldReset 6L ExciterAModEnable1*2J10-14/2 Sd12 10MHzExciterA*BJ11/J14-17
Ext10HzSync CSRmtIn ExciterBModEnable1*2J13-14/2 6/9
CpldRemInputsU37F3B CsLcdUart StreamingExciterA/BJ11/J14-14
SelectSideB RFDriveLatchA*BJ11/J14-1 J12A1
MoSi 1Pps1kHz10MHzGps Pdm1
1Pps1kHz10MHzCombCont
SySInterlockPdmInhibitJ6A20/A12 F4.11 J12A2
U22 InterlockCont*CombContJ4.7J5.1
J12D1
R95 5V ExciterA Pdm1/Pdm4/Pdm7
11 ExciterB Pdm1/Pdm4/Pdm7 Pdm1
MoSi W2 ExciterA Pdm2/Pdm5/Pdm8
ExciterB Pdm2/Pdm5/Pdm8 J12D2
R96 -5V
13 AES1*J7-1/3 AES2*J8-1/3 T3U9A T2U9B J12B1/B2*J12C1/C2 Pdm2
CsPotA Sd9 J12A3/A6*J12D3/D6*Pdm3
R98 5V J16-1/8 3/9
W1
SerialFrame
SerialClock U2 Ro1/4
J12B4/B5*J12C4/C5 Pdm6
J12A7/A8Mod1*J12D7/D8Mod3Enable
SerialData Rx 3L F1.11/13 J12B7/B8Mod2*J12C7/C8Mod4Enable
R97 -5V IBOC
J11-8
U72A
Select U28 AnalogAES/EBU
J14-8
Cpld
R109 U7 J11-20
J10-13 T1 U79 RFDrive I/QAES/EBU
C9 2+ 7 R253
Mux J14-20
RFDrive - U72B Sample
ExcitA R29 3 8
R30 RFDrive1 J11/14-19 I2S
J21-1 L.E. Fs
J10-25 C10 U72C U81
J11/14-6 Clock
R108 U53 2 Data
J13-13 T5 7 1
C106 2+ 7 R252 3 J11/14-7
RFDrive - U72D J21-2
ExcitB R102 3 8
RFDrive2
Sd8 U81
2/9 J21-7 U2RecptDifDs90Lv048
J13-25 C107
14 U22PotDigit Ad5263
9 15 U28Cpld1.8V Xc2c
R114
13 J21-8 U37RegParSer Mc74hc165
U79Mux3States74lvc257
U88LevTras5/3.3Sn74Alvc164245
6 El Cpld-U28 acondiciona las señales del excitador A o B a las necesidades del NX-10.
Llegan muestras Pdm1,Pdm4,Pdm7-Pdm2,Pdm5,Pdm8 separadas 40° y las convierte a
Pdm1,Pdm3,Pdm5 y Pdm2,Pdem4,Pdm6 separadas 60° (J12A1~J12C5).Habilitar módulos 1/3 y
2/4 con terminales J12A7~J12C8.
Entradas y salidas de señal Digital DRM ó IBOC, conexión con el CPU-ARM, habilitar o no
U7/U53 de RFDrive Exct A/B.
En la Figura 3B esta el uC ARM-U60 con memorias de 16 bits de datos U85/U86,memoria
Flash U45 y memoria serie U74.Con U67 tiene conexión a ethernet y con el Hub U47 y transceptor
U58 la conexión a dos USB, U54 será distribuidor de potencia protegida.
Se tiene 8 entradas digitales por J6-A1~J6-A8 que pasan a los optoacopladores U39~U31 y al
registro paralelo serie U37 con salida Qh al Cpld U28 de la figura3A.
Estan muestras de Voltaje, Corriente y B+ por J19B5~J20-15 para ser distribuidas a
excitadores A y B con salidas J10 Excitador A y J13 Excitador B.

R292 Control Interface Figura 3B

U74
C D Q
3.3V G 3.3V
Ethernet 2 NX-10
R295 A 2
Sd15 O Tx+
9/9 Tx+ 1 2

Tx- 1 2
Tx-
Spi
J26-2
J26-6
J26-5

KeyRow Rx+ 1 1
Boot 0~5 2 2
Rx- Rx+
KeyCol 1 La 2
U85 U45 0~5 18L U67 1 2
Lb
SDram Flash GPI~
Rx-
Sd14 Io0~Io7 1 1
8/9 WrRdCe Dm1 Usb1
14L UsbSclSda D+
UsbTxRx Tx+ Dp1
U86 D0~D15 Sd13 6L
7/9 D-
SDram A0~A14 Tx+ Dm2 Usb2
U58 Dp2
U60
uC Tx
ARM Rx ARMTx/F3 U47 Out1
6L
Sd11 Out2
Voltage 5/9 ARMRx/F3
Sample Oc1~Oc3 U54
J10-11 Exct En1~En3
J19B5 U83A/84A J10-23
A U45NandFlashMemMt29f4g08
U47HubUsb Tusb2046
U54PowerDist Tps2044
J19B9 J13-11 Exct 5V U58TxRxUsb Stotg04
B U60uC Lpc3240ARM
J13-23 R185 U39 R183 U37 U67Ethernet Ks8721BL
15V U74SerFlashMem M25p16
Current A U85SDram MT48Lc16..
Sample Digital
J10-10 Exct Input01 CR29 Sd10
J19B8 U83B/84B J10-22
A J6-A1
R186 4/9

J19B7 J13-10 Exct DigitalInput02 J6-A14 B~G

B DigitalInput03 J6-A2
J13-22 DigitalInput04 J6-A15
DigitalInput05 J6-A4
DigitalInput06 J6-A17 5V
DigitalInput07 J6-A5
B+ MiSo
Sample J10-8 Exct
R149 R166
15V U31 H OH
J10-21
A
J20-14 U62B Digital CR16
Input08 R150 CpldRemInp/F3A
J13-8 Exct
J20-15 B J6-A8
J13-21

Rack Interface AM Exciter U1 Dac RF Power Module

U3/U14/U17/U23/U27 Dc36c278 TxRx U2 Vcxo U3 Dac U1RxDifer Ds26C32
Rs485 U6 PLL U7 Mpx U2 Driver(4) 40MHz EL7457
U8 Tlc1543 Adc U8/U12 Adc U3Driver 9A Zxgd3002E6-U4/U5
U11 Dac Tlv5620 Dac U15 Adc Spi Flash U30DelayLine 4~500nS Ds1100
U12 Mux 74lvc257 U17 Spi Flash
U13 CPU ATmega 128 U19 Rs485 U25 Dsp
U19 Ram Cy62256 U35 Adc
U25 Dcr010505 Dc/Dc Isolated U23/U20 SRC
U26 Acpl-c87b SenV Isolated U27 SDram
 Digital AM Exciter. En la Figura 5 está el Dsp U25 que proporciona acondicionamiento inicial 7
de los datos incluyendo filtraje e interpolación del audio o datos digitales antes de ser aplicados al
FPGA U13. El Dsp actúa como el control maestro que proporciona la configuración inicial del
FPGA y otros circuitos con el monitoreo de errores en la operación.
Con el Dsp opera un SDram U27 que se utiliza para capturar los datos para pre corrección de
la red y efectos de analizar el espectro.
La Radio Frecuencia (RF) se sintetiza en U13 y se aplica al Dac de 14 bits U1 que se acopla por
T1 y filtros L1~L6/C1~C4 que pasa a las terminales J1-13/J1-25.
La señal PDM la produce el FPGA y una muestra se realiza con 9 pulsos separados 40°,
sintetizados a 317 MSPS. Los Pdm 1 a 3 estarán separados 120° c/u, del Pdm 4~6 120° de
separación y del Pdm7~9 otros 120° entre ellos.
Muestras Voltage Sample Rf J1-11/J1-23, Current Sample Rf J1-10/J1-22 y B+ Sample J1-8
pasan a los Adc U8, U12 y U15 al FPGA U13, los dos primeros por 14 bits de datos y el tercero por datos
serie SData para corregir los niveles de operación y protección. En una falla U13 genera por J2-16 Pdm
Inhibit.
El audio analógico se aplica en terminales J2-10/J2-22 a u29, u31 y el convertidor Adc
U35 que por la salida DOut pasa al SRC U23. Otra entrada análog AES/EBU se recibe por Rx1
terminal J2-8 en el SRC U23.
Un segundo SCR U20 se le aplica señal en I/Q AES/EBU como el DRM por J2-20.En formato
CMos como el generado por Exgine o IBOC se recibe en J2-7(Data), J2-6(clock), J2-19 (Fs).
El audio digitalizado se aplica al Dsp U25 por terminales SdOutA(s) a DroPri/DroSec para
acondicionamiento y filtrado.Con U3/U2 se genera la referencia de 10MHz, con U7 se selecciona
referencia interna o externa y con U6 se programa el pre escalador para seleccionar la frecuencia
de muestreo que se entregara al convertidos D/A U1 que entregará la señal de oscilador de RF

Digital AM Exciter Figura 5 Internal Bus Watchdog

U22
Boot Loader
Tx Rx
J2-2 J2-15 Miso
E1 Spi J5-2 J3-2 J3-3
Rs485 Mode Flash
J2-10 R85 VRef MiSo U19 MoSi
1 14 Slave U17 J5-5 U34
Analog +
3 u29
R87 R88
+ R89
CoutDfo
3 SClk
Audio - 6/5 3 u31 VinLp 3 J5-6
2 C65/67 - 1 11 SDram U36
2 U27 U13
J2-22 Adc DOut Mux
U35 26 D0~D15
Sd14 8 3 Pdm
1/5 J2-16 Inhibit
SdOutA Clatch A0~A12 C10
40 Cont
46 SdInB Analog Ad1871 5 Dsp J1-3/17
Analog
AES C56
Cs U25 Pdm
AesOut 34 Analog Sd16 1~9
J2-8 1 Rx1 SpDif 3/5
DroPri J1-1/14
K1 Dump
Cs 1~3
SrcCs1 CdOut DroSec
22 J2
21 CdIn Src
MoSi U23 H3 F1 A15 A7 A8 B8 B+
Slave MiSo Fpga Sd18 MiSo MoSi SClk Sample
CdOut Slave MoSi U13 5/5
CdIn 22 MiSo A15 Slave j1-8
21 Slave
IQ E3 F2 G3 B16 R12.. U11.. T8 R6.. L17..
SData
U15
AES Adc
C53 Lock AdcClk
15 Src2 17 1/2 U8/U12
J2-20 1 Rx1 Ready U11
14
SdOutA
Cs 40 Cont 5 7
SrcCs2 Digtal 1 Tcxo MoSi
MoSi ExtClk Out Cs Slave
J2-7 Slave Sel 2 3
I/Q SdInB
In 46 Sd15 Sint Osc 8 4 Vc Vout
CLk Src 14 2/5 U6 In Mpx Vcxo 1 4
Fs U20 U7 U2 Dac
J2-6/19 6/5
U3
Sd17
4/5 J2-17
4 3 4 3 10MHzExt
DacClk
R24 Adc1 MoSi R41 Adc2 MoSi J1-13
J1-11 Cs Slave J1-10 Cs Slave Out1 43
Current

T2 19 InP T3 19 InP D0~D13 T1 1 2

Sample

L4~6
Voltage
R23 R25
Cm
D0~D13 R40 R42
Cm
D0~D13 HP1~2 R23 Rf
Sample 17 17 X4 C1 C2~4 Drive
Rf

R21
Rf R21
Adc R36
Adc Dac Out2 2 1
InN InN
J1-23 R22
20 U8 J1-22 R37
20 U12 U1 42 L1~3 J1-25
8 Rack Interface. En la Figura 6 se encuentra esta sección que tiene un CPU-U13 que
interconecta el Serial Bus Pm1 (J2-6/J2-5) y SerBusPm2/SerBusPm3/SerBusPm4( J2-13,J1-6,J1-
13) a través de U23,U27,U14,U17 al Internal Bus (J4-11/J4-12) por U3
Con la entrada(s) J4-14/j1-15 se toma una muestra de +B Sample que llega a la terminal
A10 del Adc-U8. Por J5-18 llega una muestra de Dc Current de la fuente B+ que es obtenida con
un sensor de efecto Hall U5 (Sd1) que se aplica a entrada A8 del Adc. De B+ Sample se toma una
muestra a través de R43/U23 para disparar el transistor Q1 (HighB+Level) y cortar la salida de
control del rectificador J5-3 (B+LevelControl), el otro voltaje de comparación de U23 proviene de
U12 y Dac U11.
Otras entradas a U8 son por A9 de u9 terminal J2-22 Rectifier Temp. Por el integrado U26 que
es un acoplador de voltaje aislado alimentado con U25 fuente Dc-Dc aislada y el rectificador
CR7*8 entrada de Ac Sample (J8-1). Hay que agregar muestras de voltaje de las fuentes de
+5V,+30V,+15V,-15V,+48V.Por MiSo se envía la información al CPU-U13.
El Multiplexer U12 selecciona medición de velocidad de los ventiladores de los combinadores
1/2 y de los módulos Pm1~Pm4.
Por la terminal J5-19 y U16A se detecta Phase Loss y por J6-18 y U19D Arc Detect.
Se entregan dos señales de bloqueo a las salida del CPU-U13 con +48V Inhibit J5-20 y Scr
Inhibit J6-11.
La salida A del Dac-U11 a través de U10 será para controlar la conducción de los rectificadores
Scr con B+Level Control por terminal J5-3.

Rack Interface DacA 10 + Figura 6

R67 U10
NX-10 5V J9-4 Reset U11 - 8 R20
MoSi
J9-1 J9-5 Dac 9
R23 J5-3 B+Level
5V R25 MiSo R66 Control
Int Bus 20 R65
J4-11 R16 DacB
L3 DoRI R0 U13 CS Dac 5V
6 1 CPU
In R10/17 R22 3 + R59 R40
RxD0 U12 4 - Q1
DoRI DI 2 MoSi R78 R68 - 1 U23
7 4 2 + 2
J4-12 R18 R19 MiSo R60 R43 5 R41 HighB+
3 TxD0
Sd17 R79
R42
Level
1/3 U3 RE
R61
R73
HighB+
7
5V
R0
4 Fast Shutback
R119
1 U18B 61 4 57 J4-5
J2-6 L13 5 U18A 3RxD1 RD0/PD1
Ser DoRI 2 PE6/PE7
Bus 6 DI PE4/PF3
4 J5-20 U12
PM1 27 TxD1 FanTach 3
J2-5 7 DoRI 48V Combiner1 R4 U16B
U23 Inhibit R5 4
R117 U21A
J5-20 J2-25 2 4
SerBus 16 R1
U21D FanTach R2
J2-13 PM2 U27 R0 DI(3) R0 J6-12 Scr Pm2 R1
U14 13 +12V R2
J1-6 PM3 U18C
U17 Inhibit J5-21 R135 U12
J1-13 PM4 U24 Scr FanTach
+5V J6-11 Combiner2 10
Rectifier R71 R134 U16C
9
Temp R69
5+ J1-20 11 5
J5-22 U9 FanTach
R72
- 7 Pm3
R64 R129
J4-14 L6 MiSo R128
1 2 A9
J1-15 R32 R31 B+Level U12
3 +
B+ U9 A10 FanTacc J2-20 6
Sample R30 2
- 1
R63
Pm1
7
U16E
U8
+5V J1-25 5 10
AcSample A8 FanTach
Dc J5-18 10 + Pm4 CR1 U16A
J8-1 R127*133
Current R44 U9
Vin+ R49
- 8 A6
R121
9 Phase 2
CR7*8 VOut Loss J5-19
13 R94
R125 R122 + A2~A5 +5V U16D
U26 12-
U9 14
R54 +5V Arc
+5V
Vs
U25Vd R58 +30V Sd18 Detect 8
R56 +15V 2/3 J6-18
-15V
+48V
 Bus NX10. En la figura 7 se encuentra la interconexión del bus del transmisor que con el 9
µC-U22 en el amplificador de RF de 2.5 kW se comunica a través de U20 terminales P1-
9/10 y P1-11/12 con el nombre serial bus Power Module1 a las terminales J2-6/J2-5 al
transceptor Rs485-U23 y CPU-U13 del Rack Interface. Una trayectoria similar tendrán los
Pm2,Pm3,Pm4.Cada amplificador de RF tendrá un único número de serie y dirección.
El CPU-U13 con U3 lleva la conexión Rack Bus por el Internal Bus a Rack Master
terminales J14-11/12 a J20-11/12 del Control Interface entrando a través de U3 al CPU-
U11.
El CPU-U11 se comunica por J18-4/8 yJ18-5/10 a un display GUI-U3 en esta versión
de información pero en realidad este equipo se presenta con un AUI Computer con pantalla
touch screen de 17”.
En el Internal Bus están conectador ExciterA, ExciterB, Exgine DRM, GPS, etc.
En Remote Interface se tienen 8 entradas digitales, algunas con botones de activación
S1~S8 programables que se aplican a los optoacopladores y registro paralelo serie U37
que entregan señal al CPU-U11 por la línea MiSo.
Por la línea MoSi U11 entrega señal digital a los registros serie -paralelo U20/U29 para
proporciona 16 salidas digitales pudiendo activar Leds Ds1~Ds16, programables. Estan
salidas de 4 señales analógicas con los amplificadores operacionales U15 y los Dac
U16/U25.Se tiene comunicación Debug Bus por U77 y la llave U8 que selecciona la entrada
al CPU-U11 o uC-Arm/U60. El uC-U60 se comunica con el Cpld-U28 para tener conexión a
dos terminales USB y línea Ethernet.

SAMPLE
Control Interface U1 U3
GUI Figura 7
UI U2 Sd6 Disp BUS NX10
FwdPower U28 U11 Interf
RefldP U16/U25 U6 J18-4/8
B+ V Cpld U88 CPU Uart Sd2
Dc I Dac MoSi J18-5/10
LvTra
Sd8 Sd7 Com1 Advanced
DigOut U20/U29 2/9 1/9 User
MiSo AUI VGA
Interface
1~16 SerPar Computer
ARM Internal Bus Com3
Streaming U3 J11-2/15 ExciterA
DigInp U37 TxRx J14-2/15 ExciterB Am
Sd7 U19 ExciterA
1~8 ParSer J15-1/3 Exgine/DRM 1/9 J2-2 Dsp
J20-11/12 RackMaster
Rs485 U25
ARMCont J2-15
Rx/Tx J17-B1/B9 GPS

1 U47 U60 U8 U77 J2-2/3

U58 Mpx U2 Gps
Usb U54 uC TxRx J1-1 U6 U3 U8
Sd13 Debug uC U9
2 7/9 Arm Bus Sd16
J1-9 U5
J3A1/A2 U67
Ethernet J3A3/A6 TxRx

Rack Interface
10kW Serial
Rf Amplifier Block Bus Pm
U13 Sd17
U22 Pm1 1/3
J2-6 U23 CPU
uC U20
P1-9/10 J2-5 TxRx Int
2
Sd29 TxRx Bus
P1-11/12 Rack
Bus
J2-13 U27 U3 J4-11
Pm2 2.5kW P1-9/10 J2-12 TxRx TxRx
Rf P1-11/12
Amplifier J4-12 Sd1
J1-6 U14
Pm3 2.5kW P1-9/10 J1-5 TxRx
Rf P1-11/12
Amplifier
J1-6 U17
Pm4 2.5kW P1-9/10 J1-12 TxRx
Rf P1-11/12
Amplifier VERSION 2.0 2016-05-06
10
VSWR Protection. En la Figura 2A se tienen muestras de RF Current Sample, RF
Voltage Sample, Forward Power Sample, Reflected Power Sample.
En la figura 8 una muestra de voltaje reflejadose aplica por J19A7 y es convertido a DC
por CR26~CR31 que se aplica a una terminal de U40, otra terminal de U40(Umbral VSWR)
lo proporciona el Dac-U25 con señal serie del CPU-U11.La salida de U40 pasa al cambiador
de nivel U88 y el Cpld-U28 que por U5D alerta al CPU-U11.Una trayectoria de Fast Shutback
proviene del CPU-U13 que monitorea por el Adc-U8 (Figura 8A) La muestra B+ Sample, Dc
Currente, Ac Sample y Rectifier Temp. El B+ sample también se envia a los Excitadores A y B
Potencia Reflejada. Con 10 kW de salida en picos de 100% de modulación se ajusta la
reflejada máxima en 1.5:1 y si se excede de este valor el DSP U25 a través del FPGA reduce
la potencia a cero( Shutback) en menos de 100nS
El transmisor en exceso de reflejada reduce su potencia gradualmente y se activa de
nuevo calculando la reflejada en un periodo de 5S. Continua reduciendo su potencia hasta
llegar al umbral límite que le permite operar con seguridad.(1.5:1)Reflejada con muestras de
V y I. Efecto de arcos, descargas atmosféricas o corto circuito.
En el primer corte (Shutback) el transmisor permanece en cero potencia por 100mS que
permite eliminar al arco producido después de este tiempo la potencia sube en forma
exponencial a un valor más bajo tal que a 60S después regresa a la potencia normal.
Si tres Shutback se presentan en un periodo de 30S la potencia se reduce al 85%.y
continua en esta actuación si continúan los cortes.
Con las mediciones de corriente y voltaje de RF en el excitador el equipo puede indicar
valores de impedancia presentadas al acoplador del transmisor.

VSWR F3/CI Sd11

U25 Sd10
RefldPwr
Sample Cr26~31
Vswr Fast
Shutback
Figura 8
Dac2
Sd7
U11 J19A7 U40 U88 U28
CPU F3/CI Lt Cpld
Vswr
F3/CI Threshold F3A/CI
F3A/CI
Sd8
Fast J20-5 Sd8
U13 Sd17 Shutback
CPU
J4-5
Rack F6 ExcA CR9
Interface Pdm U8 13 Cpld
11 U5D
Inhibit Mux 12
Shutback
ExcB

Dc
Figura 8A B+ Current
Sample
J1-15 J5-18
J10-8 U62B
J20-14 J4-14 U8
J13-8 Adc J8-1
Ac
ExciterB Sample
J1-8 U13 Sd18
CPU MiSo
ExciterA J5-22
J1-8 RI F6 Rectifier
Temp

Eusebio Mejía Maldonado Ing. Jaime Robledo (QPD)

CICE 6 de noviembre del 2019 Gerente de Ingeniería de la CIRT.
Impulsor en la fundación y crecimiento
de AMITRA