TEMA 2.
MEMORIA
RELACIÓN DE EJERCICIOS PROPUESTOS 2019/201
1. Diseñar el subsistema de memoria para un microprocesador de 16 líneas de
direcciones y 8 bits de datos. Se dispone de chips de memoria RAM de 8Kx8 (con señal
de selección activa a nivel bajo), y con ellos se desea cubrir completamente el espacio
de direcciones del microprocesador.
a. Representar el mapa de memoria, el circuito de decodificación y la
interconexión entre chips de memoria.
b. Si el microprocesador coloca en su bus de direcciones el valor $A03B, ¿qué
chip será seleccionado, y qué posición del mismo será accedida?
c. Suponiendo que el penúltimo chip de RAM (según el orden del mapa de
memoria diseñado) está siendo seleccionado, y que se está accediendo a la
posición $1EC2 del mismo, ¿qué valor ha colocado el microprocesador en su
bus de direcciones?
2. Diseñar el subsistema de memoria para un microprocesador de 16 líneas de
direcciones y 8 bits de datos. Se dispone de dos chips de memoria RAM, uno de 16Kx8
(M1) y otro de 4Kx8 (M2), y un chip de ROM de 8Kx8 (M3), todos ellos con señal de
selección activa a nivel bajo. Las posiciones más bajas del espacio de direccionamiento
deben estar cubiertas con un total de 20KiB de RAM, mientras que en las posiciones
más altas deben ubicarse 8KiB de ROM. El resto del espacio de direcciones debe
quedar libre para futuras ampliaciones del subsistema de memoria.
a. Representar el mapa de memoria, el circuito de decodificación y la
interconexión entre chips de memoria.
b. Determinar qué chip será seleccionado, y qué posición del mismo será
accedida, si el microprocesador coloca en el bus de direcciones los valores:
$25F8, $F01A, $6ABD.
c. Determinar qué dirección está proporcionando el microprocesador si el chip
seleccionado y la posición accedida dentro del mismo es: (1) M3, $1BFF; (2)
M2, $1732; (3) M2, $74A.
Estos ejercicios están extraídos del libro: “Estructura y tecnología de computadores:
teoría y problemas”. Sergio Díaz Ruiz, María del Carmen Romero Ternero y Alberto J. Molina
Cantero. ISBN-10: 84-481-7085-7
Estructura de Computadores 2019 / 20 1
3. La siguiente figura (Ilustración 1) muestra el subsistema de memoria de un
microprocesador de 8 bits (ancho de bus de datos D7-0) con 16 líneas de dirección (A15-
0). Responder brevemente, pero de manera justificada, a las siguientes cuestiones:
a. ¿Qué posición dentro del módulo de memoria se direcciona cuando el
microprocesador coloca en su bus de direcciones el valor $6F5D?
b. ¿Qué valor debe coloca el microprocesador en su bus de direcciones para
acceder a la posición $1ABF del módulo de memoria?
c. ¿Cuánto espacio (en KB) ocupa el módulo en el mapa de memoria del
microprocesador? ¿Coincide con la cantidad (en KB) del módulo? ¿Por qué?
Ilustración 1. Subsistema de memoria del ejercicio 3.
4. Determinar cuáles de los siguientes subsistemas de memoria representados en la
Ilustración 2 están mal diseñador. Justifica tu respuesta.
Ilustración 2.
5. Se dispone de un microprocesador de 8 bits de datos y 16 bits de direcciones y de 2
chips de 8Kx8 de RAM y uno de 16Kx8 de ROM, que disponen de señal de selección
activa a nivel alto. Se desea que las posiciones de memoria más bajas estén ocupadas
por ROM y las más altas por RAM. Diseñar el sistema de decodificación.
Estructura de Computadores 2019 / 20 2
6. Se dispone de un microprocesador de 8 bits de datos y 20 bits de direcciones y de 2
chips de 64Kx8 de RAM y uno de 128Kx8 de ROM. Se desea que las posiciones de
memoria más bajas estén ocupadas por ROM y que a continuación se ubique la
memoria RAM. Diseñar el sistema de decodificación suponiendo que las señales de
selección de los chips son activas a nivel bajo.
7. Se dispone de un microprocesador con 16 líneas en su bus de direcciones y 8 líneas en
su bus de datos. El sistema donde se encuentra dicho microprocesador contiene chips
de memoria en los siguientes rangos: $2000-$5FFF (ROM), $8000-$9FFF (ROM) y
$E000-$FFFF (RAM). Se desea ocupar todo el espacio restante usando los chips de
memoria más adecuados para ello. Diseñe el sistema de decodificación.
8. Diseñar el subsistema de memoria para un microprocesador de 8 bits de datos y 16 bits
de direcciones, usando para ello un chip de ROM de 4Kx8 (M1) y un chip de RAM de
8Kx8 (M2), ambos con señal de selección activa a nivel alto. La ROM debe ubicarse en
las posiciones más bajas del mapa de memoria, seguida de la RAM.
a. Especificar el mapa de memoria, el circuito de decodificación y la
interconexión entre los chips y el microprocesador.
b. Determinar el chip seleccionado y la dirección seleccionada en el mismo si el
microprocesador coloca en el bus de direcciones: $15FF, $25FF, $35FF.
9. Se dispone de un microprocesador de 16 bits de datos y 15 bits de direcciones y de 4
chips de 4Kx8 de RAM y 2 de 8Kx8 de ROM, que disponen de señal de selección activa
a nivel alto. Se desea que las posiciones de memoria más bajas estén ocupadas por
ROM y las más altas por RAM. Diseñar el sistema de decodificación.
10. Se dispone de un microprocesador de 16 bits de datos y 23 bits de direcciones y de
chips de RAM de 256Kx8, con señales de selección activas a nivel bajo.
a. Diseñar un subsistema de memoria de 2MB de RAM, ubicados en las
posiciones más altas del espacio de direccionamiento. El microprocesador es
capaz de realizar lecturas de 8 y 16 bits. Para ello hay dos señales (BE1 y BE0)
activas a nivel bajo que indican si se accede a 1 solo byte o 2 a la vez. En
ningún caso ambas señales serán ‘1’.
b. Determinar el chip seleccionado y la dirección física accedida si el
microprocesador realiza una lectura de tamaño byte de la posición lógica
$F00150. Considerar que las posiciones pares se acceden mediante D15-8 y las
impares mediante D7-0.
c. Repetir el apartado anterior para la posición lógica $F00151.
d. Determinar la posición lógica que implique un acceso de tamaño de palabra de
16 bits a la dirección física $10FA0 de los chips que ocupan las posiciones más
bajas.
Estructura de Computadores 2019 / 20 3
11. Se está diseñando un sistema empotrado basado en un microprocesador de 8 bits de
datos y 16 bits de direcciones. Usando un chip de RAM de 16Kx8 y otro de ROM de
8Kx8, ambos con señal de selección activa a nivel bajo, diseñar el subsistema de
memoria, teniendo en cuenta que la RAM debe ocupar las posiciones más bajas del
espacio de direccionamiento, y la ROM, las posiciones más altas, y que no se prevén
ampliaciones de memoria.
12. Analizar el subsistema de memoria mostrado en la siguiente figura (Ilustración 3),
determinando el mapa de memoria. Si es posible, añadir 16KB de RAM en las
posiciones más altas, usando chips de RAM de 4Kx8, especificando el mapa de
memoria resultante, la interconexión de los nuevos chips con el sistema y el
decodificador de memoria. Los chips tienen señales de selección activas a nivel alto.
Ilustración 3.
Estructura de Computadores 2019 / 20 4
