Instituto Tecnológico de la Laguna

División de Estudios de Posgrado e Investigación

Maestría en Ciencias en Ingeniería Eléctrica

Mario Aarón López Navarro M2013037

Diseño Digital Avanzado

Reporte de Ejercicios de la Actividad 1

Dr. Juan Sifuentes Mijares

Torreón, Coahuila a 23/09/2020
 Diseño Digital Avanzado

Actividad 1:
Se realizan diversos ejercicios en el programa de diseño XILINX ISE Desing Suite, con
el objetivo de ver diversas aplicaciones que se pueden llevar a cabo con la FPGA
Spartan 3 para el desarrollo del curso de Diseño Digital Avanzado.

EJERCICIO 1
Se llevo a cabo como ejercicio de clase.
Se trata de un programa contador que funciona por medio de un pulso de reloj y tiene
la opción de accionar un botón de reset en cualquier momento para mandar el
contador a ceros.
Programa

Simulación
 Diseño Digital Avanzado

EJERCICIO 2
Usando el programa del ejercicio 1 agregue una línea de set y 4 líneas para la entrada
de datos
Programa

Simulación

Se mantiene la estructura con el reloj y el reset se activa para mandar la salida a 0 en

cualquier momento y aparte se agrega una entrada de set que carga los datos de
entrada a la salida en el flanco de subida posterior a la activación de este.
 Diseño Digital Avanzado

EJERCICIO 3
Usando el ejercicio 1 cambie el reset modo de reloj sincrónico
Programa

Simulacion

A diferencia del ejercicio anterior ahora el reset solo funciona de forma síncrona con
el flanco de subida del reloj.
 Diseño Digital Avanzado

EJERCICIO 4
Flipflop con reloj de flanco positivo

Programa

Simulación

Este flipflop tipo D funciona para mandar a la salida el dato de entrada que se
encuentre en el momento del flanco de subida del reloj.
 Diseño Digital Avanzado

EJERCICIO 5
Flipflop con reloj de flanco negativo y un clear asíncrono.

Programa

Simulación

Este ejercicio es muy parecido al anterior con la diferencia de que los datos van de
entrada a salida en el flanco de bajada del reloj y tiene una opción de clear que manda
a cero la salida en el momento que se active.
 Diseño Digital Avanzado

EJERCICIO 6
Flipflop con reloj de flanco positivo y un set asíncrono

Programa

Simulación

Este ejercicio se puede considerar como el inverso del anterior ya que el Flipflop
funciona en flanco de subida y en vez de un clear hay una opción de set que manda la
salida a alto con la activación del pin “S”.
 Diseño Digital Avanzado

EJERCICIO 7
Flipflop con reloj de flanco positivo y un chip enable asíncrono.

Programa

Simulación

Es igual al primer ejercicio de flipflops tipo D de esta actividad con la diferencia que
para que funcione la transferencia de entrada a salida tiene que estar activado el pin
CE en alto, si no esta activado la salida mantiene el ultimo estado en que estuvo sin
importar los cambios en la entrada.
 Diseño Digital Avanzado

EJERCICIO 8
Buffer triestable. Usar el tercer estado ‘Z’

Programa

Simulación

El buffer triestado es el que permite la lógica digital con salidas 0 y 1 y que además
permite una salida en alta impedancia, haciendo que la salida pierda relevancia en el
circuito permitiendo de esta forma tres estados diferentes y para activar la alta
impedancia en este ejemplo se hace poniendo en alto el pin “T”.
 Diseño Digital Avanzado

EJERCICIO 9
Registro de 4 bits con chip enable y entrada de preset

Programa

Simulación

Con esta configuración la entrada y la salida son bus de datos de 4 bits, funcionan de la
misma manera que el flipflop tipo D y solo se transmite la entrada a la salida si el pin
“CE” esta en alto, en cambio el preset funciona en cualquier momento y manda la
salida a “1111” o cuenta 15.
 Diseño Digital Avanzado

EJERCICIO 10
Latch con captura de datos positiva

Programa

Simulación

Un latch es un sistema biestable que funciona como memoria de forma temporal ya

que permite recordar el estado que tenia la salida en el ultimo instante en que estuvo
activa la compuerta, en este caso la salida refleja la entrada cuando el pin “G” esta en
alto.