Nombre de la materia

Electrónica

Nombre de la Licenciatura
Ingeniería en sistemas computacionales.

Nombre del alumno

Ronald C. Humpiri Valencia

Matrícula
0240303273

Nombre de la Tarea
Lógica Combinacional

Unidad #:
6

Nombre del Profesor

Rodrigo Aviles Villareal

Fecha
10-02-2022

1
 Unidad 6:Lógica
Combinacional
Electrónica

Aplicaciones Básicas De La Lógica

Combinacional

Introducción:
Se denomina sistema combinacional o lógica combinacional a todo sistema digital en el que sus salidas son función exclusiva del
valor de sus entradas en un momento dado, sin que intervengan en ningún caso estados anteriores de las entradas o de las
salidas. Las funciones ( OR, AND, NAND, XOR) son booleanas (de Boole)

donde cada función se puede representar en una tabla de la verdad. Por tanto, carecen de memoria y de
retroalimentación.

Todos los circuitos combinacionales pueden representarse empleando álgebra de Boole a partir de su función
lógica, generando de forma matemática el funcionamiento del sistema combinacional. De este modo, cada señal

de entrada es una variable de la ecuación lógica de salida. Por ejemplo, un sistema combinacional compuesto
exclusivamente por una puerta AND tendría dos entradas A y B. Su función combinacional seria,

para una puerta OR sería . Estas operaciones se pueden combinar formando funciones más
complejas.

1.- Convierte los siguientes números decimales a código binario: 5, 12, 24, 60.

5= 101

12= 1100

24= 11000

60= 111100

2
 Unidad 6:Lógica
Combinacional
Electrónica

2.- Para la siguiente operación lógica obtén la salida para cada par de bits de entrada, muestra la salida
de manera consecutiva.

X=A . B A B X

0 0 1

0 1 1

1 0 1

1 1 0

3.- De la siguiente figura cual será la salida en el punto e, si la entrada en el punto a es el bit 0:

En "a" tenemos 0, y éste se niega 4 veces.

Si negamos un bit un número par de veces, obtenemos el mismo resultado

Si negamos un bit un número impar de veces, obtenemos el bit negado

Así, en base a esto la salida en el punto "e" será 0

3
 Unidad 6:Lógica
Combinacional
Electrónica

4.- Cual es la expresión booleana y la tabla de verdad para el diagrama lógico de la siguiente figura.

a)

La expresión booleana es

ABC + A'B'C'

Tabla de la verdad:

A B C ABC A'B'C' ABC+A'B'C'

000011

001000

4
 Unidad 6:Lógica
Combinacional
Electrónica

010000

011000

100000

101000

110000

111101

b)

La expresión Booleana es ABC' +

A'C + A'B'
Tabla de la verdad:

A B C A' B' C' ABC' A'C A'B' F

0001110011
0011100111
0101010000
0111000101
1000110000
1010100000
1100011001
1110000000

5
 Unidad 6:Lógica
Combinacional
Electrónica

5.- De la siguiente función booleana (suma de mini términos) obtén la función reducida y el diagrama
lógico reducido por medio de mapas de karnaught

F(A, B, C, D) = Σ m (1, 3, 5, 7, 11, 12, 14, 15)

Estas son las posiciones numeradas

AB 00 01 11 10
CD
00 0 4 12 8
01 1 5 13 9
11 3 7 15 11
10 2 6 14 10
·
Por lo que los mini términos son estos
·
AB 00 01 11 10
CD
00 1
01 1 1
11 1 1 1 1
10 1
Tenemos toda la fila tercera CD
El cuadrado de la izquierda A'D
El de la 1ª fila y la 4º ABD'
·
F(A,B,C,D)= ABD'+A'D+CD

Diagrama:

6
 Unidad 6:Lógica
Combinacional
Electrónica

6.- Dibuja el Circuito lógico y obtén la tabla de verdad de la siguiente expresión.

7
 Unidad 6:Lógica
Combinacional
Electrónica

A B C B' AB' B'C AB'+B'C

0001000
0011011
0100000
0110000
1001101
1011111
1100000
1110000

A B C A' B' C' A'BC' B'C' A'BC'+B'C'

000111011
001110000
010101101
011100000
100011011
101010000
110001000
111000000

7.- A partir de la siguiente expresión booleana obtén, el diagrama lógico.

8
 Unidad 6:Lógica
Combinacional
Electrónica

Conclusiones:
El diseño de los circuitos combinacionales comienza con las especificaciones enunciadas de una frecuencia
requerida y culmina con un conjunto de funciones de Boole de salida o un diagrama lógico. El análisis es de cierta manera inverso
ya que este comienza con un diagrama lógico dado y culmina con un conjunto de funciones de Boole, una tabla de la verdad o
una explicación verbal de la operación del circuito.

Si el diagrama lógico que se va a analizar se acompaña del nombre de la función, o una explicación de lo que
se asume que logre, entonces el análisis del problema se reduce a la verificación de la función enunciada. Esto permite emplear
diferentes métodos de simplificación para reducir el número de elementos combinacionales que forman el sistema.