Universidad Nacional Autónoma de México

Facultad de Estudios Superiores Cuautitlán

Laboratorio de: Electrónica Industrial

Grupo:2505 A

m
er as
Profesor: Fernando Patlán Cardoso

co
eH w
o.
rs e
Alumno: Valdez Garcia Ivan Alejandro
ou urc
o

Nombre de Práctica: “Compuertas Lógicas”

aC s
vi y re

No. De Práctica: #10

ed d
ar stu
is
Th

Semestre: 2020 – II
sh

This study source was downloaded by 100000798626876 from CourseHero.com on 12-06-2021 19:57:42 GMT -06:00

https://www.coursehero.com/file/78590745/Practica-10-VAGIdocx/
 Objetivos

-Comprobar el funcionamiento de las compuertas lógicas básicas de la familia

lógica TTL (Lógica Transistor Transistor) a partir de sus tablas de verdad.

Introducción

Las Compuertas Lógicas son circuitos electrónicos conformados internamente por

transistores que se encuentran con arreglos especiales con los que otorgan
señales de voltaje como resultado o una salida de forma booleana, están
obtenidos por operaciones lógicas binarias (suma, multiplicación). También niegan,
afirman, incluyen o excluyen según sus propiedades lógicas. Estas compuertas se
pueden aplicar en otras áreas de la ciencia como mecánica, hidráulica o
neumática.

m
er as
Trabajan en dos estados, “1” o “0”, los cuales pueden asignarse a la lógica positiva

co
o lógica negativa. El estado 1 tiene un valor de 5v como máximo y el estado 0

eH w
tiene un valor de 0v como mínimo y existiendo un umbral entre estos dos estados
donde el resultado puede variar sin saber con exactitud la salida que nos

o.
entregara. Las lógicas se explican a continuación:
rs e
ou urc
-La lógica positiva es aquella que con una señal en alto se acciona, representando
un 1 binario y con una señal en bajo se desactiva. representado un 0 binario.
o

-La lógica negativa proporciona los resultados inversamente, una señal en alto se
aC s

representa con un 0 binario y una señal en bajo se representa con un 1 binario.

vi y re

Equipo
ed d
ar stu

-Fuentes de voltaje de CD.

-Tableta de conexiones.
-Osciloscopio.
is

Material
Th

Alambres y cables para conexiones.

3 LED ( L1−L3 )
sh

1
3 resistencias de 330 Ω a watt
2
( R1−R3 )
1 circuito integrado 7404 (CI)
1 circuito integrado 7408 (CI)
1 circuito integrado 7432 (CI)

This study source was downloaded by 100000798626876 from CourseHero.com on 12-06-2021 19:57:42 GMT -06:00

https://www.coursehero.com/file/78590745/Practica-10-VAGIdocx/
 1 circuito integrado CD4070 (CI)

Procedimiento Experimental

Armamos los circuitos de las figuras 10.1 a 10.6 en proteus y llenamos las tablas
9.1 a 9.6, los valores obtenidos se muestran en las tablas.

Estados lógicos
0 V =0 Lógico
5 V =1 Lógico

m
Figura 10.1 Tabla Figura 10.2 Tabla

er as
10.1 10.2

co
A B F A B F

eH w
0 0 0

o.
0 0 0

rs e 0 1 0 0 1 1
ou urc
1 0 0 1 0 1
o

1 1 1 1 1 1
aC s
vi y re

Figura 10.3 Tabla Figura 10.4 Tabla

ed d

10.3 10.4
ar stu

A B F A B F
0 0 0 0 0 0
is

0 1 1 0 1 1
Th

1 0 1
1 1 0
sh

This study source was downloaded by 100000798626876 from CourseHero.com on 12-06-2021 19:57:42 GMT -06:00

https://www.coursehero.com/file/78590745/Practica-10-VAGIdocx/
 Figura 10.5 Tabla Figura 10.6 Tabla
10.5 10.6
A B F A B F
0 0 1 0 0 1
0 1 1 0 1 0
1 0 1 1 0 1
1 1 0 1 1 1

Armamos el circuito de la figura 10.7 en proteus y variamos el voltaje de entrada,

m
los valores obtenidos se muestran en la siguiente tabla.

er as
co
eH w
Figura 10.7 Tabla 10.7
A B C F

o.
rs e 0 0 0 1
ou urc
0 0 1 0
0 1 0 1
0 1 1 0
o

1 0 0 0
aC s

1 0 1 0
vi y re

1 1 0 1
1 1 1 0
ed d

Cuestionario
ar stu

1.-Obtenga la expresión booleana de cada uno de los circuitos armados en la

práctica a partir de los resultados obtenidos en las tablas.
is

Figura Expresión booleana (F)

10.1 F=A ∙ B
Th

10.2 F=A + B
10.3 F= Á B+ A B́
10.4 F=A
sh

10.5 F= A ´∙ B
10.6 F= A +´B
10.7 F=Ć( Á +B)

This study source was downloaded by 100000798626876 from CourseHero.com on 12-06-2021 19:57:42 GMT -06:00

https://www.coursehero.com/file/78590745/Practica-10-VAGIdocx/
 2.-Para los circuitos de las figuras 10.1, 10.2, 10.5 y 10.6 de la práctica obtenga su
respectiva tabla de verdad para cuando se tienen tres
entradas.
Figura 10.5 Figura 10.6
A B C F A B C F
Figura 10.1 Figura 10.20 0 0 1 0 0 0 1
A B C F A B C0 F 0 1 1 0 0 1 0
0 0 0 0 0 0 00 0 1 0 1 0 1 0 0
0 0 1 0 0 0 10 1 1 1 1 0 1 1 0
0 1 0 0 0 1 01 1 0 0 1 1 0 0 0
0 1 1 0 0 1 11 1 0 1 1 1 0 1 0
1 0 0 0 1 0 01 1 1 0 1 1 1 0 0
1 0 1 0 1 0 11 1 1 1 0 1 1 1 0
1 1 0 0 1 1 0 1
1 1 1 1 1 1 1 1

m
er as
co
eH w
3.-Investigar la tabla de verdad de la compuerta AND y OR de tres entradas.

o.
rs e
ou urc
Tabla de verdad Tabla de verdad
compuerta AND compuerta OR
A B C F A B C F
o

0 0 0 0 0 0 0 0
0 0 1 0 0 0 1 1
aC s

0 1 0 0 0 1 0 1
vi y re

0 1 1 0 0 1 1 1
1 0 0 0 1 0 0 1
1 0 1 0 1 0 1 1
ed d

1 1 0 0 1 1 0 1
1 1 1 1 1 1 1 1
ar stu
is
Th

Conclusión
sh

Fue una practica de entender gracias a la profesora, ya que nos dio una
explicación anterior teórica para poder comprender de mejor manera el
funcionamiento de las compuertas y como se comportaban con sus expresiones.
Lo cual pudimos comprobar satisfactoriamente en nuestras simulaciones de
proteus.

This study source was downloaded by 100000798626876 from CourseHero.com on 12-06-2021 19:57:42 GMT -06:00

https://www.coursehero.com/file/78590745/Practica-10-VAGIdocx/
 m
er as
co
eH w
o.
rs e
ou urc
o
aC s
vi y re
ed d
ar stu
is
Th
sh

This study source was downloaded by 100000798626876 from CourseHero.com on 12-06-2021 19:57:42 GMT -06:00

https://www.coursehero.com/file/78590745/Practica-10-VAGIdocx/
Powered by TCPDF (www.tcpdf.org)