UNIVERSIDAD NACIONAL

MAYOR DE SAN MARCOS

(Universidad del Perú, decana de américa)
FACULTAD DE INGENIERÍA ELECTRÓNICA
Y
ELÉCTRICA

✓ TEMA: TRABAJO PRACTICO N° 4

✓ CURSO: CIRCUITOS DIGITALES
✓ PROFESOR: RUBEN VIRGILIO ALARCON MATUTTI
✓ ALUMNO: CHUPILLON SILVA RONNY JOEL
✓ CODIGO: 17190108
Como tenemos la expresión en minterminos podemos construir la tabla de
funcionamiento.

A B C F
m0 0 0 0 0
m1 0 0 1 0
m2 0 1 0 0
m3 0 1 1 1
m4 1 0 0 1
m5 1 1 1 1
m6 1 0 0 1
m7 1 1 1 1

Como observamos hay menos 0 es decir nos conviene llevar la expresión a

maxterminos es decir si tomamos los 0 la expresión F nos quedaría
𝐹 = (𝐴 + 𝐵 + 𝐶)(𝐴 + 𝐵 + 𝐶 ′ )(𝐴 + 𝐵′ + 𝐶)
operando
= (𝐴 + 𝐵)(𝐴 + 𝐵′ + 𝐶)
= 𝐴𝐴 + 𝐴𝐵′ + 𝐴𝐶 + 𝐴𝐵 + 𝐵𝐵′ + 𝐵𝐶
Aplicamos consenso y se va el AC
= 𝐴 + 𝐴𝐵′ + 𝐴𝐵 + 𝐵𝐵′ + 𝐵𝐶
𝐹 = 𝐴 + 𝐵𝐶
Bien una vez que tenemos al función que representa F tenemos que
diseñar un circuito que funcione con puras NAND
Para esto si nos damos cuenta tenemos un AND y un OR es decir debemos
expresar AND y OR en función de NANDS
Usando al lógica podemos generar circuitos equivalentes en NANDS
adjuntaremos una imagen para las equivalencias mínimas.

Dicho esto desarrollamos el circuito en el dsch

Como observamos en la figura esa sería la representación de F en función

de puras NANDS.

2. ahora debemos representar F con transistores CMOS para esto ahremos

uso de la lógica CMOS y lo simularemos en el DSCH
Como nuestra expresión tiene un and y un or debemos unir ambas
representaciones y llegar a nuestra expresión para esto usaremos el libro
como referencia.
Entonces haremos nuestro circuito en el dsch
Y este seria el circuito final para nuestro ejercicio si bien el circuito en
primera instancia es el negado de lo que nos piden aplicamos un inversor
para poder obtener la expresión requerida.

Aplicando las representaciones de or y and en CMOS en el ejercicio

anterior obtenemos que el circuito para dicha expresión es el siguiente
De acuerdo a la expresión dada realizamos su tabla de verdad
La cual sería al siguiente
A B C D F
0 0 0 0 1
0 0 0 1 1
0 0 1 0 1
0 0 1 1 0
0 1 0 0 1
0 1 0 1 0
0 1 1 0 1
0 1 1 1 0
1 0 0 0 1
1 0 0 1 0
1 0 1 0 1
1 0 1 1 0
1 1 0 0 1
1 1 0 1 0
1 1 1 0 1
1 1 1 1 0

Ahora plantearemos el circuito generado en el dsch el cual lo realizamos

con transistores CMOS
Si corroboramos el cuadro de verdad planteado antes para la ecuación nos
damos cuenta que este cumple en este circuito lo cual nos permite
demostrar que el circuito CMOS es correcto para esta expresión.