Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Guia Practica 4
Guia Practica 4
Fecha: 2020.08.05.
I. OBJETIVO:
Comprobar las funciones lógicas matemáticas mediante los circuitos digitales aritméticos.
Verificar experimentalmente la operación de los latchs.
Verificar experimentalmente la operación de los flip-flops.
Entrada Salida
A B C0 C1 S
0 0 0 0 0
0 0 1 0 1
0 1 0 0 1
0 1 1 1 0
1 0 0 0 1
1 0 1 1 0
1 1 0 1 0
1 1 1 1 1
Además, como lo único que se hace para incluir el acarreo en la suma es añadirlo a la operación,
este mismo circuito se puede formar anidando dos semisumadores, de manera que, la salida S
del primer semisumador se conecte a una de las entradas del segundo semisumador, la entrada
C0 se conecte con la otra entrada del semisumador, las salidas de acarreo se conectan a un or
para proporcionar la salida del acarreo total de la suma (C1) y la salida S del segundo
semisumador se queda como resultado total de la operación.
2.3 LATCH
El latch (cerrojo) es un tipo de dispositivo de almacenamiento temporal de dos estados
(biestables), que se suele agrupar en una categoría diferente a la de los flip-flops. Básicamente,
los latches son similares a los flip-flops, ya que son también dispositivos de dos estados que
pueden permanecer en cualquier de sus dos estados gracias a su capacidad de realimentacion,
lo que consiste en conectar (realimentar) cada una de las salidas a la entrada opuesta. La
diferencia prinicpal entre ambos tipos de dispositivos está en el método empleado para cambiar
de estado
Una señal de reloj oscila entre estado alto o bajo, y gráficamente toma la forma de una onda
cuadrada. Los circuitos que utilizan la señal de reloj para la sincronización pueden activarse en
el flanco ascendente, flanco descendente o en ambos, por ejemplo, las memorias DDR SDRAM
son activadas en ambos flancos.
La mayoría de los circuitos integrados complejos utilizan una señal de reloj para sincronizar sus
diferentes partes y contar los tiempos de propagación.
2.5 FLIP-FLOP
Los flip-flops son circuitos capaces de permanecer en uno de dos estados estables. Su
funcionamiento es similar al de un latch con gatillo.
Un pulso de entrada selecciona uno de los estados del flip-flop, el cual puede permanecer por
tiempo indefinido. El siguiente pulso de entrada lleva al flip-flop al estado opuesto, que
también es estable.
Los dos estados opuestos se consideran estables porque es necesario aplicar un pulso de
entrada para cambiar el nivel de la salida.
Por consiguiente, un flip-flop es un dispositivo biestable, similar en su operación a un circuito
multivibrador biestable. La abreviatura para el flip-flop es FF.
Los flip-flops son importantes en circuitos lógicos porque presentan características de
memoria.
Para cada pulso de entrada el circuito mantiene las condiciones de salida hasta la llegada del
siguiente pulso de entrada. Debe notarse que las compuertas lógicas no tienen esta capacidad
de memoria.
Flip-flop J-K
Este flip-flop J-K se considera como el FF universal. Su símbolo lógico se muestra en la figura.
Tiene dos entradas para datos etiquetadas como J y K así como otra para el pulso de reloj (CK).
También tiene dos salidas: Q y Q’. La flecha (> ) en la entrada CK indica que es disparado por
flanco ascendente; el círculo señala que el disparo se hace con el flanco descendente, lo cual
significa que los datos se transfieren desde las entradas hasta la salida Q cuando el pulso de
reloj efectúa una transición desde ALTO hasta BAJO.
Modo de retención (hold). Este modo corresponde al estado de memoria. Los pulsos de reloj
en la entrada CK no tienen efecto alguno sobre las salidas.
Modo reinicializa (reset). La salida Q se lleva a 0 cuando J = 0, K=1 y el pulso de reloj cambia
de ALTO a BAJO.
Modo inicializa (set). La salida Q se lleva a 1 cuando J = 1, K = 0 y el pulso de reloj cambia
de ALTO a BAJO.
Modo de cambio de estado o de conmutación (toggle). En este modo, el estado de la salida
Q se cambia de manera alterna (de 1 a 0, de 0 a 1 y así sucesivamente) cada vez que llega un
pulso de reloj. Se dice entonces que el FF J-K está en modo de transición cuando la entrada J y
K permanecen en 1. Este modo de operación es muy útil.
Flip-flop D
Este flip-flop sólo tiene una entrada para datos y otra para el pulso de reloj CK. Sin embargo,
tiene dos salida Q y Q’, como todos los flip-flops.
El nombre flip-flop D significa flip-flop de dato. En algunas ocasiones también recibe el nombre
de flip-flop de retardo debido a que se suele emplear para retrasar, en un lapso equivalente a
un ciclo de reloj, la aparición del dato en la salida Q. Este retardo, de pocos nanosegundos,
puede ser muy importante en aplicaciones donde interviene muchos circuitos.
La cabeza de flecha (> ) que está inmediatamente después de la entrada de reloj en la figura ,
indica que el FF es disparado por flanco. En este caso, el flip-flop D es un FF disparado por flanco
ascendente, término que significa que el dato se transfiere desde la entrada D hasta la salida Q
cuando el pulso de reloj efectúa una transición desde el estado BAJO hasta el ALTO. Se utiliza
un pequeño círculo para indicar que el FF se dispara cuando la transición del pulso de reloj se
lleva a cabo en dirección opuesta; es decir, desde ALTO hasta BAJO.
Flip-flop T
En este caso, el flip-flop alterna si T=1 cuando el reloj hace una transición de alto a bajo y
conserva su estado actual si T=0 cuando el flip-flop está controlado por el reloj.
El circuito equivalente del flip-flop T con reloj, es sólo un flip-flop JK con entradas J=K=T, y su
entrada C es controlada por la señal del reloj. La ecuación característica del flip-flop T con reloj
se puede deducir de la ecuación del flip-flop JK, sustituyendo T por J y K de la manera siguiente:
V. PROCEDIMIENTO
CIRCUITOS ARTIMETICOS
1. Realizar la suma de dos números de 4 bits cada uno a partir de sumadores completos
como el CI.7482. Anotar el resultado
LATCH
4. Implemente el siguiente circuito.
6. Cambie el Latch del punto 5 con uno construido con puertas NAND.
7. Compruebe su funcionamiento y anótelo en una tabla.
S R Q
9. Reemplace las puertas NOR por puertas NAND y verifique el funcionamiento anotando
en una tabla.
10.Implemente el circuito antirebote del punto 4 del previo.
11.Compruebe su funcionamiento registrándolo en una tabla.
FLIP-FLOP
12.Armar el circuito para probar el flip flop tipo D
13.Aplique los niveles y pulsos de reloj necesarios (circuito antirebote) y anote sus
resultados en una tabla.
14.Cuál es la función del Set y del Reset
15.Grafique el Diagrama de Estados de dicho flip flop.
16. Armar el circuito para probar el flip flop tipo JK
17.En base a los flip flops tipo JK implemente un flip flop tipo T
18.Aplique los niveles y pulsos necesarios y anote sus resultados
en una tabla.
19.Grafique el Diagrama de Estados de dicho flip flop.