TMS320LF2406APZA

controlador de procesador de señal digital, 16 BIT, 100-LQFP, 3.3V, ± 20 mA

Resumen del producto

El TMS320LF2406APZA es un controlador de procesador de señal digital (DSP). Es parte de la plataforma
TMS320C2000 de DSP de punto fijo. El TMS320LF2406APZA ofrece el diseño arquitectónico mejorado
TMS320 DSP de la CPU central C2xx para capacidades de procesamiento de bajo costo, bajo consumo de
energía y alto rendimiento. Se han integrado varios periféricos avanzados, optimizados para aplicaciones de
control de movimiento y motores digitales, para proporcionar un verdadero controlador DSP de un solo chip. Si
bien es compatible con el código de los dispositivos controladores DSP C24x existentes, el
TMS320LF2406APZA ofrece un mayor rendimiento de procesamiento (40 MIPS) y un mayor nivel de
integración periférica.

Paramétricos
TMS320LF2406APZA clasificaciones máximas absolutas: (1) Rango de voltaje de suministro, VDD,
PLLVCCA, VDDO y VCCA: -0,3 V a 4,6 V; (2) rango VCCP: -0,3 V a 5,5 V; (3) Rango de voltaje de entrada,
VIN: -0,3 V a 4,6 V; (4) Rango de voltaje de salida, VO LF240xA: -0,3 V a 4,6 V; (5) Rango de voltaje de
salida, VO LC240xA: -0,3 V a 4,6 V; (6) Corriente de pinza de entrada, IIK (VIN <0 o VIN> VCC): ± 20 mA; (7)
Corriente de la pinza de salida, IOK (VO <0 o VO> VCC): ± 20 mA; (8) Rangos de temperatura de
funcionamiento al aire libre, TA: Versión A: -40 ℃ a 85 ℃; Versión S: -40 ℃ a 125 ℃; (9) Rango de
temperatura de unión, TJ: -40 ℃ a 150 ℃; (10) Rango de temperatura de almacenamiento, Tstg: -65 ℃ a 150
℃.

Caracteristicas
Características del TMS320LF2406APZA: (1) Tecnología CMOS estática de alto rendimiento; (2) Basado en
TMS320C2xx DSP CPU Core; (3) Opciones de dispositivo Flash (LF) y ROM (LC); (4) Memoria en chip; (5)
ROM de arranque (dispositivos LF240xA); (6) Hasta dos módulos Event-Manager (EV); (7) Interfaz de
memoria externa; (8) Módulo temporizador Watchdog (WD); (9) Convertidor de analógico a digital (ADC) de 10
bits; (10) Módulo de red de área de controlador (CAN) 2.0B; (11) Interfaz de comunicaciones en serie
(SCI); (12) Interfaz de periféricos en serie (SPI) de 16 bits; (13) Generación de reloj basada en bucle de
bloqueo de fase (PLL); (14) Hasta 40 pines de entrada / salida de uso general multiplexados y programables
individualmente (GPIO); (15) Hasta cinco interrupciones externas (protección de la unidad de potencia,
reinicio, dos interrupciones enmascarables).

Diagramas