UNIVERSIDAD TÉCNICA DE AMBATO

FACULTAD DE INGENIERÍA EN SISTEMAS, ELECTRÓNICA E

INDUSTRIAL

CARRERA DE INGENIERÍA EN ELECTRÓNICA Y COMUNICACIONES

VLSI

OCTAVO “A”

Informe No 3

Tema
CONTROL DE MOTORES

Integrantes

Amaguaña Iván Salgado Ariel

Bayas Gerardo Solís Andrés
Oñate Elvis Toaquiza Karina
Rueda Hugo Tello Fausto

Fecha de Envío: viernes, 17 de enero de 2020

Fecha de Entrega: jueves, 23 de enero de 2020

Docente: Ing. Edgar Patricio Córdova Córdova

SEPTIEMBRE 2019 – ENERO 2020

AMBATO - ECUADOR
2020
1. TEMA

Control de motores

2. OBJETIVOS
a. OBJETIVO GENERAL

 Desarrollar el control PWM de un motor DC y medición de velocidad en

LabVIEW usando FPGA y SBRIO.

b. OBJETIVOS ESPECÍFICOS

 Utilizar Labview para el control de un motor DC mediante la FPGA y

SB-RIO elaborando una interfaz gráfica.
 Determinar el número de RPM de un motor DC usando un encoder y
reflejar los mismos en gráficas de medición.
 Verificar el funcionamiento del encendido/apagado, control del motor al
variar parámetros que están en la interfaz de Labview.

3. FUNDAMENTACIÓN TEÓRICA

LABVIEW:
LabVIEW es un entorno de programación destinado al desarrollo de aplicaciones,
similar a los sistemas de desarrollo comerciales que utilizan C o BASIC. Sin
embargo, LabVIEW se diferencia de dichos programas estos lenguajes de
programación se basan en líneas de texto para crear el código fuente del programa,
mientras que LabVIEW emplea la programación gráfica o lenguaje G para crear
programas basados en diagramas de bloques.

Labview tiene su mayor aplicación en sistemas de medición, como monitoreo de

procesos y aplicaciones de control, un ejemplo de esto pueden ser sistemas de
monitoreo en transportación, Laboratorios para clases en universidades, procesos de
control industrial. Labview es muy utilizado en procesamiento digital de señales
(wavelets, FFT, Total Distorsion Harmonic TDH), procesamiento en tiempo real de
aplicaciones biomédicas, manipulación de imágenes y audio, automatización, diseño
de filtros digitales, generación de señales, entre otras, etc.
 Figura. 1 Labview

FPGA

Una FPGA (del inglés Field Programmable Gate Array) es un dispositivo

semiconductor que contiene bloques de lógica cuya interconexión y funcionalidad se
puede programar. La lógica programable puede reproducir desde funciones tan sencillas
como las llevadas a cabo por una puerta lógica o un sistema combinacional hasta
complejos sistemas en un chip (w:en:System-on-a-chip).[ CITATION Pon081 \l 12298 ]

Figura. 2 FPGA Xpartan de Xilinx.

Módulo LabVIEW FPGA

LabVIEW y el Módulo LabVIEW FPGA proporcionan un ambiente de desarrollo

gráfico para chips FPGA en objetivos de hardware de E/S (RIO) reconfigurables. Con el
Módulo LabVIEW FPGA, usted puede desarrollar VIs FPGA en un servidor ejecutando
Windows y LabVIEW compila e implementa el código de hardware. Puede crear VIs de
FPGA embebidos que combinan acceso directo a E/S con la lógica de LabVIEW
definida por el usuario para definir hardware personalizado para aplicaciones como
protocolos de comunicación digital, simulación de control en hardware y rápida
generación de prototipos de control.[ CITATION Cha17 \l 12298 ]
 Figura. 3 Labview FPGA

SbRIO-9642 (Controlador CompactRIO Single-Board)

Figura. 4 Sbrio 9642

El sbRIO-9642 es un controlador embebido que integra un procesador en tiempo real,

un FPGA reconfigurable por el usuario y E/S en una sola tarjeta de circuito impreso
(PCB). El sbRIO-9642 está diseñado para ser fácilmente embebido en aplicaciones
OEM de alto volumen que requieren flexibilidad, fiabilidad y alto rendimiento. Este
controlador cuenta con 3 conectores para módulos de E/S de la Serie C sin cubierta, 1
puerto Ethernet y 1 puerto serial. El sbRIO-9642 tiene 32 entradas analógicas de 16 bits,
4 salidas analógicas de 16 bits, 110 líneas de E/S digitales de 3.3 V, 32 entradas
digitales de 24 V y 32 salidas digitales de 24 V. El sbRIO-9642 tiene un rango rango de
temperatura de operación de -20 °C a 55 °C y la opción del modelo sbRIO-9642TX
tiene un rango rango de temperatura de operación de -40 °C a 85 °C. [ CITATION Nat19 \l
12298 ]

Modulación por ancho de pulso (PWM)

La modulación por ancho o de pulso (o en inglés pulse width modulation PWM) es un
tipo de señal de voltaje utilizada para enviar información o para modificar la cantidad de
energía que se envía a una carga. Este tipo de señales es muy utilizado en circuitos
digitales que necesitan emular una señal analógica.
Este tipo de señales son de tipo cuadrada o sinusiodales en las cuales se le cambia el
ancho relativo respecto al período de esta, el resultado de este cambio es llamado ciclo
de trabajo y sus unidades están representadas en términos de porcentaje.
Matemáticamente se tiene que:

τ
D= ∗100 %
T

Donde;
D = ciclo de trabajo
τ = tiempo en que la señal es positiva
T = Período

Figura 5 Modulación por Ancho de Pulso

Las aplicaciones típicas para este tipo de señales son: Controlar intensidad de un LED,
mover servomotores, controlar LED RGB, controlar velocidad de motores de corriente
continua y controlar motores eléctricos de inducción o asincrónicos.[5]

4. MATERIALES Y EQUIPOS

MATERIALES Y SOFTWARE
EQUIPOS
sbRIO LabVIEW 2013
 FPGA
Cables

Tabla 1.- Materiales, Equipos y Software

5. DIAGRAMAS Y ESQUEMAS

MOTOR
DC DRIVER
FPGA PC

Ilustración 1. Diagrama de conexión del control PWM con FPGA

ENCODER

MOTOR
DC DRIVER
FPGA PC

Ilustración 2. Diagrama de conexión del medidor de Velocidad con FPGA

MOTOR
DC DRIVER
SbRIO PC
Ilustración 3. Diagrama de conexión del control PWM con SbRio
 ENCODER

MOTOR
DC DRIVER
SbRIO PC

Ilustración 4. Diagrama de conexión del medidor de Velocidad con SbRIO

6. DESARROLLO

Control de Velocidad de un motor DC mediante PWM

Se agrega un Flat sequence con 4 frames donde se colocarán la salida y el estado que
debe tener ya sea en alto o en bajo, además 2 bloques wait, donde los tiempos se
controlarán desde el VI del HOST, para obtener ciertos diferentes tiempos en alto y en
bajo de la señal PWM

Ilustración 1.- Programación en el VI de la FPGA

En el VI del HOST se realizará ciertos cálculos a partir de la frecuencia y el duty cicle,

de forma que se obtenga un tiempo que permite variar el tiempo en alto y en bajo de la
señal PWM.
 Ilustración 2.- Programación en el VI del HOST

Mediante slider se podrá modificar el valor de la frecuencia y el duty cicle de la señal.

Ilustración 3.- Interfaz Gráfica del HOST

Control de Velocidad de un motor DC y medición de RPMs

Se agrega un Flat sequence con 4 frames donde se colocarán la salida y el estado que
debe tener ya sea en alto o en bajo, además 2 bloques wait, donde los tiempos se
controlarán desde el VI del HOST, para obtener ciertos diferentes tiempos en alto y en
bajo de la señal PWM y además una GPIO de entrada para leer los pulsos del encoder

Ilustración 4.- Programación en el VI de la FPGA

En el VI del HOST se realizará ciertos cálculos a partir de la frecuencia y el duty cicle,
de forma que se obtenga un tiempo que permite variar el tiempo en alto y en bajo de la
señal PWM, además se creará otro bucle while para la medición de RPMs.

Ilustración 5.- Programación en el VI del HOST

Mediante slider se podrá modificar el valor del duty cicle de la señal y se observará en
las graficar y en los indicadores aparte del duty la medición de las RPMs

Ilustración 6.- Interfaz Gráfica del HOST

7. RESULTADOS Y DISCUSIÓN

7.1 Resultados Esperados

Se espera tener un control de motor configurado perfectamente para el encendido

y apagado, como también para la lectura de rpm. Para esto, es importante
mencionar que la programación por bloques en el LabVIEW se espera tener bien
desarrollada tanto para sbRIO como también para FPGA. Además, la lectura de
rpm debe ser muy estable y no mostrar picos de voltaje.

7.2 Resultados Obtenidos

Los resultados fueron positivos ya que el control de encendido y apagado del

motor se dio correctamente, además, la lectura de PWM estaban con buen pulso,
sin embargo, se esperaba tener mas estabilidad en dicho conteo ya que esto es la
base para un buen PID. La programación en LabVIEW además estuvo
correctamente compilada.

8. CONCLUSIONES

9. BIBLIOGRAFÍA

[1] P. P. Chu, FPGA PROTOTYPING BY VHDL EXAMPLES, New Jersey: Copyright,

2008.

[2] F. Charte, Uso de dispositivos FPGA como apoyo a la emseñamza de asiganatura de

computadora. Enseñanza y Aprendizaje de Ingenieria de Computadores., Copyright,
2017.

[3] [En línea]. Available:

http://cidecame.uaeh.edu.mx/lcc/mapa/PROYECTO/libro27/133_tipos_de_seales_analgi
cadigital.html. [Último acceso: 22 Enero 2020].

[4] National Instruments, [En línea]. Available: https://www.ni.com/es-

cr/support/model.sbrio-9642.html. [Último acceso: 22 Enero 2020].

[5] National Instruments, [En línea]. Available:

http://www.ni.com/pdf/manuals/375052c.pdf. [Último acceso: 22 Enero 2020].