CONTROLADORES LOGICOS PROGRAMABLES PLC 1

 
La puerta lógica NAND se comporta como una compuerta AND con un negador en su salida, de esta forma que se obtiene los
resultados negados de la operación lógica AND.

NOR: La puerta lógica NOR se comporta como una compuerta OR con un negador en su salida, de esta forma que se obtiene
los resultados negados de la operación lógica OR.

OR-EXCLUSIVA: La puerta lógica XOR se comporta como una suma binaria que descarta el acarreo. La compuerta XOR solo es
alta cuando sus entradas son opuestas, es decir una entrada a nivel bajo y a nivel alto o una entrada a nivel alto y nivel bajo.

NOR-EXCLUSIVA: La puerta lógica XNOR se comporta como una puerta XOR pero con su salida conectada a un Negador NOT,
de tal manera que sus salidas son las salidas negadas de la compuerta XOR.

B Describa su tabla de verdad

 
 C ¿Cuál función booleana realiza?
NAND: La puerta lógica NAND realiza la función booleana de operación de negadodel producto lógico
NOR: La puerta lógica NOR realiza la función booleana de operación de negado de la sumalógica
 XOR: La puerta lógica XOR realiza la función booleana de la operación de sumabinaria. Se comporta como una compuerta OR
exclusiva donde su salida es un nivel lógico alto “1” cuando son entradas son opuestas. Y cuando sus entradas son iguales su
salida es un nivel lógico bajo “0”.
 XNOR: Cuando todas sus entradas son iguales entre sí para dos entradas Ay B, o cuando el número de 1 (unos) de una
cantidad par el caso de tres o más entradas, su salida está en “1” o en ALTA.
 
D ¿Cuál es la ecuación característica que describe su comportamiento?
NAND: F=A’+B’
 NOR: F=A’*B’
 XOR:

XNOR:

 
E ¿Cuál es su símbolo?
NAND

NOR

XOR

XNOR

F ¿Cómo graficaría sus símbolos en: Contactos, Normalizado y No Normalizado?

NAND

NOR

 
XOR
XNOR
Con base en lo anterior, analice cuál es la utilidad de este tipo de compuertas para un circuito lógico y
cuál es su diferencia con las compuertas estudiadas en el material de la unidad.2.
2 Para el siguiente diagrama, realice la tabla de verdad; tenga en cuenta que son cinco entradas y una
salida.
i0.1 i0.2
i0.1 i0.2
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 1
1 0
1 0
1 0
1 0
1 0
1 0
1 0
1 0
0 1
0 1
0 1
0 1
0 1
0 1
0 1
0 1
i0.3 i0.4
1 1
1 1
1 0
1 0
0 1
0 1
0 0
0 0
1 1
1 1
1 0
1 0
0 1
0 1
0 0
0 0
1 1
1 1
1 0
1 0
0 1
0 1
0 0
0 0
i0.5 Q0.0
1 0
0 0
1 0
0 0
1 0
0 0
1 1
0 1
1 0
0 0
1 0
0 0
1 0
0 0
1 1
0 0
1 0
0 0
1 0
0 0
1 0
0 0
1 1
0 0
 0 0
0 0
0 0
0 0
0 0
0 0
0 0
0 0
i0.3 i0.4 i0.5 Q0.0
 3.
Realice la tabla de verdad para el siguiente esquema
1 1 1 0
1 1 0 0
1 0 1 0
1 0 0 0
0 1 1 0
0 1 0 0
0 0 1 1
0 0 0 0
A B C
1 1 1
1 0 0
0 1 0
0 0 1

 
4. Implemente un circuito mediante la utilización de interruptores que simule una compuerta OR
exclusiva.

5. Represente gráficamente la siguiente función mediante la utilización de compuertas lógicas:

F = (B’A + CB)*A’