OBJETIVOS

OBJETIVO GENERAL

Explicar de manera sencilla el funcionamiento del Registro de carga paralela.

 MARCO TEÓRICO

La mayoría de los sistemas digitales tienen un generador de reloj amo que suministra un

tren continuo de pulsos de reloj. Los pulsos de reloj se aplican a todos los flip-flops y los

registros del sistema. El reloj amo actúa como una bomba que suministra pulsos constantes

a todas las partes del sistema. Una señal de control separada se debe usar para decidir qué

pulso de reloj específico tendrá un efecto en un registro particular.

En la figura 1-0, se muestra un registro de 4 bits con una entrada de control de carga

que se dirige a través de compuertas y hacia las entradas D. Las entradas C reciben pulsos

de reloj en todo momento. La compuerta de acoplamiento en la entrada de reloj reduce el

requisito de potencia del generador de reloj. Se requiere menos potencia cuando el reloj se

conecta a una sola compuerta de entrada en lugar del consumo de energía que se requeriría

para las cuatro entradas si no se usara el acoplador.

La entrada de carga en el registro determina la acción que va a tomarse con cada

pulso de reloj. Cuando la entrada de carga es 1, los datos en las cuatro entradas se

transfieren al registro con la siguiente transición positiva del pulso de reloj. Cuando la

entrada de carga es 0, las entradas de datos se inhiben y las entradas D de los flip-flops se

conectan a sus salidas. La conexión de retroalimentación de la salida a la entrada es

necesaria porque los flip-flops D no tienen una condición “sin cambio”. Con cada pulso de

reloj, la entrada D determina el estado siguiente de la salida. Para dejar la salida sin cambio,

es necesario hacer la entrada D igual al valor presente de su salida.

Nótese que los pulsos de reloj se aplican a las entradas C todo el tiempo.
La entrada de carga determina si el pulso siguiente aceptará la nueva información o dejará

la información en el registro intacta. La transferencia de información de las entradas a los

registros se hace simultáneamente con los cuatro bits durante una única transición de pulso.

Figura 1-0 Registro de 4 bits con carga paralela

 BIBLIOGRAFÍA

MORRIS MANO M. (1994). "Arquitectura de Computadoras". 3ra Edición Prentice Hall.

 INTERNET

http://online.anyflip.com/vede/uqjr/mobile/index.html