TRANSISTOR DE EFECTO DE CAMPO

Wladimir Malfla, Cristian Picoita, Kevin Silva

Laboratorio de Dispositivos Electrónicos
Escuela Politécnica Nacional
Quito-Ecuador
wladimir.mafla@epn.edu.ec,cristian.picoita@epn.edu.ec, kevin.silva@epn.edu.ec

Resumen- Este documento presenta el preparatorio de la

práctica número 8, en la misma se precederá a comprender y
después implementar la polarización de circuitos JFET para así
poder utilizarlo en circuitos que previamente se han estudiado
dentro de la materia..

I. OBJETIVOS

 Analizar e implementar circuitos de polarización

para JFET.

II. PREPARATORIO

A. Consultar y simular (en Proteus y QUCS), los circuitos Figura 3. Simulación gráfica, PROTEUS Circuito
derivador e integrador con Amplificadores Operacionales, y integrador, amplificador operacional
graficar los resultados obtenidos en papel milimetrado.

Figura 1. Circuito Derivador con Amplificador Operacional

Figura 2. Simulación PROTEUS-Circuito integrador,

amplificador operacional
 Tabla 2. Datasheed del 2N3819

MOSFET 2N3821

VG -50 V (min)
VGS -2 V
IDSS 2.5 mA
IGSS -0.1 nA
grs 6500 uS
VGS(OFF) -4 V
Tabla 3. Datasheed del 2N3821

JFET 2N3824

VG -50 V (min)
VGS -7.5 V
IDSS 20 mA
IGSS -0.1 nA
grs 6500 uS
Tabla 4. Datasheed del 2N3824

MOSFET 2N3821

VG -50 V (min)
VGS -4 V
IDSS 10 mA
IGSS -0.1 nA
grs 6500 uS
VGS (OFF) -6 V
Tabla 5. Datasheed del 2N3821

C. ¿Qué es el voltaje de corte de compuerta a fuente

(VGS(off))?

Figura 2. Circuito Integrador con Amplificador Operacional
B. Revisar las hojas de datos de al menos 4
transistores de efecto de campo y presentar un cuadro con
los valores de los parámetros más importantes.
VGD = Voltaje Compuerta-Drenaje
VDS = Voltaje Drenaje-Fuente
VGS = Voltaje Compuerta-Fuente
VGS(OFF) = Voltaje de Corte de Compuerta a Fuente
IG = Corriente Compuerta
ID = Corriente Drenaje
IDSS = Corriente Máxima de Drenaje
IGSS = Corriente Máxima de Compuerta
grs = Transconductancia
Es el voltaje de corte de un transistor FET, donde es
necesario el voltaje para apagar el transistor, es decir que es el
voltaje cuando ya no existe paso de corriente entre drenaje y
fuente (ID).
D. ¿Qué es el voltaje de estrangulación (VP)?
Es el voltaje donde la corriente de drenaje es cero, para lo
cual es necesario aumentar el voltaje V GG hasta que dicha
corriente mencionada se convierta en cero.
E. Resolver los siguientes circuitos de polarización,
forma de la curva ID contra VDS y forma de la curva ID
contra VGS:

JFET 2N3819 (Valores máximos)

VGD 25 V
VDS 25 V
VGS 25 V
IG 10 mA
IDSS 20 mA
IGSS 2 nA
 Fig 2. Circuito 1
Divisor de Voltaje Fig 4. Circuito 3

VG = 27 V *(10K/(10K+2.2M))
VG = 0.1222 V VGS = VG – VS
IDSS (MIN) = 2 mA (Dato) VG = 0V
VGS(OFF) = -8V (Dato) VGS = -3.3K *(2mA*(1-(VGS/-8)2)
2
VGS VGS = -6.6 * (1+(VGS/4) + (VGS2/64))
I D=I DSS∗ 1− ( VGOFF ) VGS = -6.6 -1.63VGS – 0.103 VGS2
VGS1 = -2.79 V
VGS = VG – VS = 0.1222 – 3.3K * (10mA*(1-(VGS/-8)2)) VGS2 = -22.93 V
VGS = 0.1222 – 0.6 (1 + (VGS/4) + VGS2/64) ID = -VGS/RS = 845.45 uA
VGS = 0.183 * VGS2 + 2.65 VGS + 6.478 = 0 VS = 2.79 V
VGS1 = -2.74 VGS2 = -22.96 VDS = 5.75 V
ID = 874.5 uA VD = 8.54 V
VG = 0.1222 V
VS = 2.85 V Las formas de curva son iguales para los 3 circuitos, aquí una
VG = 0.1222 V representación de cómo serían:
VD = 26.52 V

Fig 5. Forma de onda resultante del JFET

F. Realizar las simulaciones de los circuitos

presentados en QUCS y Proteus.
Fig 3. Circuito 2
CIRCUITO I
VGS = VG – VS
VS = 0
VGS = VG = -2 V
ID = 2mA*(1 - (-2/-8))2
ID = 1.125 mA
VD = 12 – (1K*1.125mA)
VD = 10.875 = VDS

Fig 6. Circuito 1 simulado en PROTEUS

 Fig 7. Circuito 1 simulado en QUCS

Fig 10. Circuito 3 simulado en PROTEUS

CIRCUITO II

Fig 11. Circuito 3 simulado en QUCS

G. Presentar los voltajes de polarización

CIRCUITO I

VG = 0.12V
VS = 0.95 V
VD=26.8V

CIRCUITO II

VG = -1.98 V
VS = 0 V
Fig 8. Circuito 2 simulado en PROTEUS VD = 12V

CIRCUITO III
VG = 0V
VS = 0.84 V
VD=14.4V

Referencias

[1] EcuRed, Transistores de efecto de campo.,

https://www.ecured.cu/Transistor_de_efecto_campo
[2] Nubia Navarro, Conocimientos, Field Effect transistore,
http://conocimientosfet.blogspot.com/2010/02/diferencias-entre-el-jfet-
y-el-bjt.html

Fig 9. Circuito 2 simulado en QUCS [3] http://www.datasheetcatalog.com/datasheets_pdf/2/N/3/8/2N3822.shtml

CIRCUITO III