TRABAJO PRÁCTICO # 1

I. En el programa microwind hacer el “layout” (diseño físico), con las indicaciones dadas
en clase, del transistor MOS tipo N y del transistor MOS tipo P. Responda en detalle lo
siguiente:

A) TRANSISTOR N-MOS

1) Revisar el modelo teórico de spice shichman hodges (nivel 1), identifique los
terminales del transistor N-MOS (drain, source, gate, bulk) en su layout del transistor,
muestre las ecuaciones del transistor en la zonas de corte, lineal, saturación.
Interprete el layout realizado por Ud.
Procedimiento:

i. En primer lugar primero colocamos en material de N- difusión (VERDE) sobre el

material tipo P que viene a ser la parte (negra),lo cual es tierra
ii. luego colocamos el material Polisilicio (ROJO), el cual estará conectada a la fuente Vdd
que sirve para polarizar activar al transistor
iii. en consecuencia , hacer funcionar como una compuerta entre en drenador y el
surtidos compuestas por los extremos del material de N-difusión

MODELO TEÓRICO DE SPICE SHICHMAN HODGES (NIVEL 1),

 Cuando VDS es muy pequeño: VDS << VGS, VD ~ VS, la expresión (VG - VTO
- V(x)) es prácticamente constante, VGS VTO; la tensión aplicada es la misma
a lo largo de todo el canal, que resulta plano, con una distribución de carga
uniforme:
ID=Kp.W/L.(Vgs-Vto)Vds

 En el siguiente enunciado que se muestra hay una proporcionalidad directa

entre la intensidad que pasa por el transistor y la tensión aplicada sobre el
mismo.
 El transistor se comporta como una simple resistencia cuyo valor disminuye al
aumentar la tensión de puerta VGS:
Req=ID/VDS=1/Kp.(W/L)(Vgs-Vto)

 Esta región de funcionamiento del transistor se denomina zona lineal y es la

situación booleana que corresponde a un transistor MOS en conducción:
equivale a una resistencia cuyo valor puede hacerse adecuadamente pequeño, a
través del factor de forma W/L (la resistencia es inversamente proporcional a su
anchura W).

Región de saturación:
 El transistor entra en esta zona de funcionamiento cuando la tensión entre el Drenador y el
Surtidor (VDS) supera un valor fijo denominado tensión de saturación (V ds sat) Drenador-Surtidor;
este valor viene determinado en las hojas características proporcionadas por el fabricante. En
esta zona, el transistor mantiene constante su corriente de Drenador (I D), independientemente del
valor de tensión que haya entre el Drenador y el Surtidor (V DS). Por lo tanto, el transistor
equivale a un generador de corriente continua de valor ID.
Cuando VGS > Vth y VDS < ( VGS – Vth):
 Región de corte
En estas condiciones el transistor MOSFET, equivale eléctricamente a un circuito abierto, entre
los terminales del Drenador-Surtidor. De acuerdo con el modelo básico del transistor, en esta
región, el dispositivo se encuentra apagado. No hay conducción entre Drenador y Surtidor, de
modo que el MOSFET se comporta como un interruptor abierto.
Cuando VGS < Vth

Donde, ID0 es la corriente que existe cuando VGS = Vth,

VT = kT/q, es el voltaje térmico,

n = 1 + CD/COX
 Donde CD es la capacidad de la región de agotamiento, y
 COX es la capacidad de la capa de óxido.
Región lineal u óhmica:
Al polarizarse la puerta con una tensión mayor que la tensión de umbral, se crea una región de
agotamiento en la región que separa la fuente y el drenador. Si esta tensión crece lo suficiente,
aparecerán portadores minoritarios (huecos en PMOS, electrones en NMOS) en la región de
agotamiento, que darán lugar a un canal de conducción. El transistor pasa entonces a estado de
conducción, de modo que una diferencia de potencial entre drenador y fuente dará lugar a una
corriente. El transistor se comporta como una resistencia controlada por la tensión de puerta.
La corriente que entra por el drenador y sale por la fuente es modelada por medio de la
ecuación:
Cuando VGS > Vth y VDS < ( VGS – Vth )

 Donde μn ❑❑ es la movilidad efectiva de los portadores de carga,

 ❑❑ C ox , es la capacidad del óxido por unidad de área,
 W es el ancho de la puerta,
 L es la longitud de la puerta.

2) Muestre la pantalla de características estáticas, comportamiento dinámico, vista de corte, vista 

3D, identifique los parámetros de dimensiones del layout.
 Características estáticas
 Comportamiento dinámico:

 Vista de Corte 2D
 Vista 3D:

3) Muestre la descripción *.cir (spice) del layout, describa el significado de cada

línea de la descripción, identifique las dimensiones W y L de transistor,
muestre en el layout la ubicación de las capacidades parasitas y su valor.

CIRCUIT C:\Users\Admin\Documents\N-MOS.MSK
*
* IC Technology: ST 0.25µm - 6 Metal
*
VDD 1 0 DC 2.50
Vvd 3 0 PULSE(0.00 2.50 2.05N 0.05N 0.05N 2.05N 4.20N)
Vvg 4 0 PULSE(0.00 2.50 1.00N 0.05N 0.05N 1.00N 2.10N)
*
* List of nodes
* "vout" corresponds to n°2
* "vd" corresponds to n°3
* "vg" corresponds to n°4
*
* MOS devices
MN1 3 4 2 0 TN W= 0.75U L= 0.63U
*
C2 2 0 0.926fF
C3 3 0 0.926fF
C4 4 0 0.281fF
*
* N-MOS Model 1 :
*
.MODEL TN NMOS LEVEL=1 VTO=0.45 KP=300.000E-6
+GAMMA=0.400 PHI=0.200
*
* P-MOS Model 1:
*
.MODEL TP PMOS LEVEL=1 VTO=-0.45 KP=120.000E-6
 +GAMMA=0.400 PHI=0.200
*
* Transient analysis
*
.TEMP 27.0
.TRAN 0.80PS 20.00N
.PROBE
.END

4) Proponga un procedimiento para hallar la resistencia de conducción del

transistor (cuando opera en la zona de saturación). Considere el modelo de
shichman hodges y asuma los parámetros de acuerdo a su layout.

La ecuación en zona de saturación con las condiciones de:

VDS> VGS - VT

Por lo que

Donde:
V t =VTO+GAMMA+ √ PHI−V B− √ PHI

Resolvemos y obtenemos que:

V t =0.45+0.4 + √ 0.2−VB− √ 0.2=0.82V

300∗10−6 0.75 (
(
I ds =
2 )
0.63
2−0.82 )=0.238 mA

Por lo que:
V DS 0.82
R DS= = =3.445 KΩ
I DS 0.238 m

B. TRANSISTOR P-MOS:
1) Revisar el modelo teórico de spice shichman hodges (nivel 1), identifique los terminales
del transistor n-mos (drain, source, gate, bulk) en su layout del transistor, muestre las
ecuaciones del transistor en la zonas de corte, lineal, saturación. Interprete el layout
realizado por Ud.

EL MODELO DE NIVEL 1
(MODELO DE SHICHMAN – HODGES)

En este modelo, la descripción de un transistor MOS requiere tres parámetros:

 KP: parámetro de transconductancia
 VTO: tensión umbral del transistor
 TOX : espesor del óxido de puerta

El modelo de nivel 1 admite los siguientes efectos de segundo orden:

 disminución de la longitud del canal debida a la difusión lateral LD: L' = L- 2LD
 modulación de la longitud de canal saturado LAMBDA: efectiva = L / (1 +
λVDS)
 efecto substrato: la recta V VTO+pasa a serB B TO Vφ γ− + φ γ+ + que
requiere dos parámetros:

 GAMMA γ coeficiente de efecto substrato

  PHI φB potencial superficial para inversión fuerte, o, en su defecto:
 NSUB NA dopado del substrato:

2) Muestre la pantalla de características estáticas, comportamiento dinámico, vista de

corte, vista 3D, identifique los parámetros de dimensiones del layout.

 Características estáticas:

 Comportamiento dinámico:
 Vista de corte 2D

 Vista en 3D:
3) Muestre la descripción *.cir (spice) del layout, describa el significado de cada línea de
la descripción, identifique las dimensiones W y L de transistor, muestre en el layout la
ubicación de las capacidades parasitas y su valor.

CIRCUIT C:\Users\Admin\Documents\P-MOS.MSK
*
* IC Technology: ST 0.25µm - 6 Metal
*
VDD 1 0 DC 2.50
Vvd 2 0 PULSE(0.00 2.50 4.15N 0.05N 0.05N 4.15N 8.40N)
Vq 3 0 PULSE(0.00 2.50 2.05N 0.05N 0.05N 2.05N 4.20N)
Vvg 4 0 PULSE(0.00 2.50 1.00N 0.05N 0.05N 1.00N 2.10N)
*
* List of nodes
* "vd" corresponds to n°2
* "q" corresponds to n°3
* "vg" corresponds to n°4
*
* MOS devices
MP1 3 4 2 0 TP W= 1.38U L= 1.25U
*
C2 2 0 0.873fF
C3 3 0 0.873fF
C4 4 0 0.562fF
*
* n-MOS Model 1 :
*
.MODEL TN NMOS LEVEL=1 VTO=0.45 KP=300.000E-6
+GAMMA=0.400 PHI=0.200
*
* p-MOS Model 1:
*
.MODEL TP PMOS LEVEL=1 VTO=-0.45 KP=120.000E-6
+GAMMA=0.400 PHI=0.200
*
* Transient analysis
*
.TEMP 27.0
 .TRAN 0.80PS 20.00N
.PROBE
.END
4) Proponga un procedimiento para hallar la resistencia de conducción del
transistor (cuando opera en la zona de saturación). Considere el modelo de
shichman hodges y asuma los parámetros de acuerdo a su layout.

CUANDO: VDS>VGS-VT

V t =VTO+GAMMA+ √ PHI−V B− √ PHI

RESOLVAMOS LA ECUACION:

V t =−0.45+0.4 + √ 0.2−Vb−√ 0.2=−0.05 V

120∗10−6 1.38 (
(
I ds =
2 )
1.25
2+0.05 ) (2+0.05)=0.276 mA

V DS 0.82
R DS= = =2.97 kΩ
I DS 0.276 m