INSTITUTO TECNOLÓGICO SUPERIOR DE

COMALCALCO

CARRERA
INGENIERÍA MECATRÓNICA

MATERIA
ELECTRÓNICA DIGITAL

DOCENTE
MARÍA TERESA BERLANGA PABLO
TRABAJO
SIMULACIÓN: SUMADOR RESTADOR DE 2
NÚMEROS DE 4 BITS
ALUMNO
DE DIOS HERNÁNDEZ CARLOS ARMANDO

GRADO Y GRUPO
6° “A”

COMALCALCO, TAB
Contenido
OBJETIVO............................................................................................................... 3
INTRODUCCIÓN .................................................................................................... 3
 SUMADOR 74LS283 ................................................................................ 3
 DECODIFICADOR BCD A 7 SEGMENTOS ............................................. 5
HERRAMIENTAS .................................................................................................... 7
FUNCIONAMIENTO DEL SUMADOR RESTADOR DE 4 BITS .............................. 8
 SUMADOR .............................................................................................. 10
 RESTADOR ............................................................................................ 12
REFERENCIAS ..................................................................................................... 13
OBJETIVO
Realizar la simulación de un circuito combinacional como lo es un sumador-
restador de 2 números de 4 bits por medio del software de simulación Proteus
Professional utilizando los circuitos integrados 74LS283 (sumador) y el 74LS47
(decodificador bcd a 7 segmentos).

INTRODUCCIÓN

SUMADOR 74LS283
Es un circuito elaborado con tecnología TTL Shottky de baja potencia, la cual está
identificada con las letras LS. Este sumador binario de 4 bits es muy completo y se
caracteriza por su alta velocidad con acarreo interno. El sumador 74LS283 acepta
como entradas dos números de 4 bits de cada uno, o sea A y B, más un bit de
acarreo previo, CO.

El resultado generado por el 74LS283 es un número de 4 bits que representa la

suma de los dos datos, A y B, además de un bit de acarreo, C4.

La distribución de los pines de este circuito representada en la figura 6.10

corresponde a un encapsulado DIP de 16 pines. Este circuito sigue la distribución
estándar de alimentación de los circuitos con encapsulado DIP de 16 pines, es
decir, el pin 8 corresponde a la conexión a tierra o GND y el pin 16 corresponde a
la conexión a tensión o VCC.

Tabla de verdad:

Diagrama lógico:
DECODIFICADOR BCD A 7 SEGMENTOS
Un decodificador/controlador de BCD a 7 segmentos se utiliza para tomar una
entrada BCD de cuatro bits y proporcionar las salidas que pasarán corriente a
través de los segmentos apropiados para que se visualice el dígito decimal. El
decodificador BCD a 7-segmentos acepta el código BCD en sus entradas y
proporciona salidas capaces de excitar un display de 7-segmentos para generar
un dígito decimal. El 74LS47 es un ejemplo de circuito integrado que decodifica
una entrada BCD y controla un display de 7-segmentos.

El SN74LS47 pertenece a la familia TTL (Transistor - Transistor Logic),

específicamente a la subfamilia TTL Low-power Schottky). Funciona con lógica
positiva, el 0 lógico equivale a 0 volts y el 1 lógico a Vcc (5volts). Se presenta en
cápsula Dip (Dual In Line) 16 patillas.

La asignación de pines para el display de 7 segmentos se muestra en la siguiente

figura:

Los pines marcados con la letra G son el

punto común, que en el caso del display
de cátodo común debe conectarse a tierra
(el polo negativo de la batería) cualquiera
de ellos y en el caso del display de ánodo
común cualquiera de ellos debe
conectarse a Vcc (el positivo de la
batería).
Tabla de verdad:

Diagrama Lógico:
HERRAMIENTAS
Software

 Proteus Professional

Circuitos integrados

 74LS283 (Sumador binario)

 74LS47 (Decodificador bcd a 7 segmentos)

Compuertas lógicas

 Compuerta NOT (7404)

 Compuerta OR (7432)
 Compuerta AND (7408)
 Compuerta X-OR (74LS86)

Otras herramientas del software

 Dipswitch de 4 entradas (DIPSW_4)

 Switch de 1 entrada
 Display 7 Segmentos (ánodo común). (7SEG-COM-AN-GRN)
 Resistencias de 470 ohm
 GROUND
 POWER
FUNCIONAMIENTO DEL SUMADOR RESTADOR DE 4 BITS
A continuación se presenta el diagrama del sumador restador de 4bits utilizando
los elementos anteriormente mencionados:

Para realizar las operaciones aritméticas suma y resta de 4 bits por medio de un
circuito electrónico, se requiere de dos dipswitch de 4 entradas que permita
ingresar valores 1 y 0 al circuito. De este modo puede conectarlo a un
decodificador BCD 7447 y conectarlo a un display 7 segmentos

Los 4 bits del primer dipswitch se conectan directamente a la compuerta 7483,

mientras que los 4 bits del segundo dipswitch se hacen pasar por una compueta
OR-exclusiva 7486. La función que tiene la 7486 es cambiar los 1 por 0 y los ceros
por 1, procedimiento que se requiere para realizar la resta.

Por otro lado se debe montar un mecanismo de control (bit 1 o 0) que permita
operar con la suma y la resta en el momento en que se requiera, cuando el
mecanismo este en 0 hace la suma y cuando este en 1 realiza la resta, esto se
hace mediante la conexión de un dipswitch de una entrada.
Estos dipswitch a su vez se conectan a las entradas del 7447 que recibirá la
entrada en bcd y a su salida le conectaremos un display de 7 segmentos que
excitará sus leds al recibir el número ya decodificado. Estas serán las pantallas
que nos mostrarán el número que estemos ingresando en el 74283 y que haremos
que se sumen o resten.

Luego de esto pasamos a la conexión entre los dos sumadores 74283 y aquí
ocurre una situación, como al fin de cuentas la salidas o resultado final de la resta
o suma tiene que pasar a un decodificador BCD a 7 segmentos nuestra salida del
74283 debe mostrar una salida en BCD y no en binario.
Aquí es donde ocurre un arreglo para los sumadores binarios y sumadores-
restadores binarios donde se utiliza un comparador lógico por medio de
compuertas AND (7408), OR (7432) y NOT (7404) que nos permitirán agregar los
valores necesarios para convertir el resultado binario en BCD.
Por último se tiene la configuración de las entradas de los decodificadores donde
se conectan la salida del 74283 junto con su acarreo para ser procesados por
dichos decodificadores y obtener el resultado en 7 segmentos y así poder
mostrarlo en el display.

SUMADOR

A continuación se muestra al circuito siendo un sumador de 4 bits y esto ocurre

porque abrimos el switch que dejamos para activar las compuertas XOR (7486) y
esto nos da como resultado que este en un estado bajo o inactivo y nos permita
efectuar el ingreso del numero binario sin alterarlo.
A continuación efectuamos un par de sumas para comprobar su funcionamiento:

 Ejemplo 1: 4 + 1 = 5

 Ejemplo 2: 9 + 9 = 18
RESTADOR
A continuación se presenta el circuito siendo un restador de 2 numeros de 4 bits
debido a que cerraremos el switch poniéndolo en ALTO dándole funcionamiento a
las compuertas XOR en la entrada B del circuito.

A continuación efectuamos un par de restas para comprobar su funcionamiento:

 Ejemplo 1: 5 – 3 = 2

 Ejemplo 2: 7 – 4 = 3
REFERENCIAS

1. TOCCI R. J.; WIDMER N. S. y MOSS G. L. (2007). Sistemas digitales.

Principios y aplicaciones. (10ma. Ed.). México: PEARSON EDUCACIÓN S. A.

2. FLOYD T. L. (2006). FUNDAMENTOS DE SISTEMAS DIGITALES. (9na. Ed.).

Madrid: PEARSON EDUCACIÓN S. A.

3. https://www.diloentutospc.com/sumador-restador-4-bits/