0 1 2 3 4 5 6 7 8 9 10 11 12 13 14

A VDC1 A
VDC1
2.5V
2.5V

NOT NAND

QP QP1 QP2
100u 100u 100u
B 100u 100u 100u B

S1
S6 S7
Key = A Vo
Key = A Key = B Vo
QN QN1
100u Re 100u
C V1 100u 10kΩ 100u C
V5 V6
2.5V
2.5V 2.5V

QN2
100u
100u
D D

VDC1
2.5V VDC1
E E
2.5V
NOR BUFFER

QP3
100u QP5 QP6
100u 100u 100u
100u 100u
F F
S8 S9
S10
Key = A Key = B QP4 Key = A
100u
100u QN5 QN6 Vo
V7 V8 100u 100u
V9
2.5V 2.5V 100u 100u
G 2.5V G

Vo
QN3 QN4
100u 100u Universidad Nacional Autónoma de Honduras
100u 100u Facultad de Ingeniería
Departamento de Ingeniería Eléctrica
IE-612 Diseño Digital - 2020 PAC I
H Sección 1300 - Catedrático: Máster Ing. Daniel Flores H
Compuertas 02

I I

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14