0 1 2 3 4 5 6 7 8 9 10 11 12 13 14

A A
V1signal V2signal
U1
V1signal Q1
U7 S4
S Q
V2signal
0 R ~Q
Vclock
Key = 1
SR_FF XLA1
B V1signal B
Key = A V2signal 1
Q1
U6 Vset
S1
Q2
0 U2 Q3
Key = 2 Q4
V1signal SET Q2 Q5
S Q
Key = B Vclock
CLK
C Vset C
V1 V2 V2signal R ~Q
Vreset
0V 5V 0V 5V RESET F
0.5ms 1ms 0.5ms 1ms C Q T
SR_FF_NEGSR
Vreset

D Vclock Vset D

U3
V3 Q1 Q2 Q3 Q4 Q5
V1signal SET Q3
5kHz S Q
5V Vclock
CLK
V2signal R ~Q R1 R2 R3 R4 R5
E RESET 100Ω 100Ω 100Ω 100Ω 100Ω E
SR_FF_POSSR
Vreset
LED1 LED2 LED3 LED4 LED5
S2
Vset
Vset
F Key = S F
U4
V4 V1signal SET Q4
5V Vclock S Q
EN
V2signal R ~Q
RESET

G SR_LATCH G
Vreset
S3
Vreset

Key = R
Vset

H V5 U5 H
5V Universidad Nacional Autónoma de Honduras
V1signal SET Q5
S Q Facultad de Ingeniería
Vclock
EN
Departamento de Ingeniería Eléctrica
V2signal IE-612 Diseño Digital - 2020 PAC I
R ~Q
Sección 1300 - Catedrático: Máster Ing. Daniel Flores
RESET
Flip Flops y latches 01
SR_LATCH_NEGSR
I Vreset I

0 1 2 3 4 5 6 7 8 9 10 11 12 13 14