Profesor: Alarcón Matutti Rubén Virgilio

Alumno: Zavala Gutierrez Hanz Mathew

Curso: Circuitos Digitales (Tarea Practica N°7)

Código: 18190033

Horario: martes 2:00 – 6:00 p.m.

¨2020¨
 TAREA PRÁCTICA N°7

BCD GRAY
(A B C D) (X Y W Z)
0000 0000
0001 0001
0010 0011
0011 0010
0100 0110
0101 0111
0110 0101
0111 0100
1000 1100
1001 1101

PLANTEAMIENTO DEL EJERCICIO

 Como podemos observar de la tabla, el bit A es igual al bit Z, así q podemos unirlos sin
necesidad que pase por el Full Adder.
 Y es igual a la suma de A y B, para eso usamos una puerta OR, no hay necesidad de usar el
Full Adder.
 W es igual a la suma en el Full Adder de B y C, para que este resultado no se vea afectado
por un bit de acarreo anterior, lo conectamos en las entradas B2 y A2 del Full Adder.
 El bit Z, sale de la suma de C y D en el Full Adder (observamos que cuando C=1 y D=1),
existe un acarreo que suma en el siguiente bit, para evitar ese problema conectamos C y D
en A0 y B0.
 Como observamos el posible acarreo que se formara se presentara en S1 que esta en
función de A1 y B1, pero esa salida no la usaremos.
 Finalmente, los pines de entrada que no usaremos los conectamos a cero lógico (tierra),
las salidas q no usamos la dejamos como están.
Simulaciones:

0000 (BCD) 0000 (GRAY)

0001 (BCD) 0001 (GRAY)

0010 (BCD) 0011 (GRAY)

0011 (BCD) 0010 (GRAY)

0100 (BCD) 0110 (GRAY)

0101 (BCD) 0111 (GRAY)

 0110 (BCD) 0101 (GRAY)

0111 (BCD) 0100 (GRAY)

1000 (BCD) 1100 (GRAY)

1001 (BCD) 1101 (GRAY)

 BCD (2-2-4-1) BCD (8-4-2-1)
ABCD XYWZ
0000 0000
0001 0001
1000 / 0100 0010
1001 / 0101 0011
1100 / 0010 0100
1101 / 0011 0101
1010 / 0110 0110
1011 / 0111 0111
1110 1000
1111 1001

SOLUCIÓN:
 Como podemos observar de la tabla, el bit Z es igual al bit D así que podemos conectarlos
sin necesidad de usar el Full Adder.
 El bit W es igual a la suma de A y B, debemos de tener en cuenta el acarreo cuando A = 1 y
B = 1, el cual se sumará al bit siguiente más inmediato, se eligió A y B por que con estos
valores cumplen todos los valores, incluidos las otras representaciones en BCD (2241),
como es el caso del 2,3,4,5,6,7.
 El bit Y es igual al bit C, debemos de tener en cuenta el bit de acarreo del paso anterior,
cuando A y B es igual a 1.
 Para el bit X en su mayoría es cero, salvo en 8 y 9, que es 1, pero como se observa en esos
2 casos le antecede un bit de acarreo, así que se le pueden unir a 0 lógico (tierra).
 Finalmente, conectamos las entradas que queden libres.
Simulaciones:

0000 - 0000

0001 - 0001

1000 - 0010 0100 - 0010

1001 - 0011 0101 - 0011

1100 - 0100 0010 - 0100

1101 - 0101 0011 - 0101

1010 - 0110 0110 - 0110

1011 - 0111 0111 - 0111

1110 - 1000

1111 - 1001
  Debemos de consideran que vamos a trabajar con vectores de 4 bits, usaremos la
condición de un sumador/ restador (s=1 restador); (s=0 sumador).
 Usaremos el programa MAX+plus II.
 Primero, agregamos nuestra librería.
 El use clause, la entidad y terminamos con la arquitectura.
 Compilamos y simulamos para verificar el correcto funcionamiento de nuestro código en
VHDL.

Código VHDL en
MAX+plus II
 Como podemos apreciar en la forma de onda, la máxima suma que se efectuará, será
hasta 15, ya que solo contamos con 4 bits.