ELECTRONICA DIGITAL

Tarea 2: Circuitos Combinacionales

Presentado por:

Daniel Arturo Fajardo

243004A 761

Tutora:

Sandra Milena García

Universidad Nacional Abierta y a Distancia UNAD

Escuela de Ciencias Básicas, Tecnología e Ingeniería.

CEAD José Acevedo y Gómez

26/03/20
1. Describa en VDHL tres multiplexores utilizando la sentencia with-
select. Los tres multiplexores deben tener un tamaño diferente (2 a 1, 8
a 1, etc.) y cada entrada un número de bits diferente.

a. Multiplexor 2 a 1
b. Multiplexor 4 a 1
c. Multiplexor 8 a 1
2. Describa en VDHL un decodificador de 3 entradas utilizando la sentencia
with-select.
3. Describa en VDHL un codificador de 4 entradas, sin prioridad, utilizando
la sentencia with-select.
El diseño debe contener:
4. Describa en VDHL el circuito que se muestra en la siguiente figura:
a. Utilizando la sentencia with-select.
b. Utilizando la sentencia when-else.

Figura 1

El diseño debe contener:

a. Un pantallazo de la descripción en VHDL.
b. Un pantallazo de la simulación, en el cual se debe evidenciar el
correcto funcionamiento del diseño.

5. Describa en VDHL el circuito que se muestra en la siguiente figura,

utilizando la sentencia when-else.

Figura 2

El diseño debe contener:

a. Una impresión de pantalla de la descripción en VHDL.
b. Una impresión de pantalla de la simulación, en el cual se debe
evidenciar el correcto funcionamiento del diseño.
6. Describa en VDHL el circuito que se muestra en la siguiente figura. El
diseño debe contener tres módulos diferentes (tres COMPONENTs) y un
archivo de alto nivel, tal como se muestra en la siguiente figura.

Figura 3

El diseño debe contener:

a. Una impresión de pantalla de la descripción en VHDL.
b. Una impresión de pantalla con el RTL del alto nivel.
c. Una impresión de pantalla de la simulación, en el cual se debe
evidenciar el correcto funcionamiento del diseño.

ADVERTENCIA: Todas las implementaciones en VHDL se

deben hacer utilizando el software EDA Playground. La
implementación se debe evidenciar en el informe con la
impresión de pantalla de la descripción de VHDL y el resultado
de la simulación. La impresión de pantalla debe seguir la
indicaciones dadas en el Anexo 0 de lo contrario el aporte NO se
considerará válido.

Bibliografía