LAB ADD1

Grado en Ingeniería Electrónica Industrial

INFORME: CARACTERIZACIÓN DE LOS CID

Realizado por:
Andrea Palacios González
Marta López Marabotto
 INFORME PRÁCTICA 1-ELECTRÓNICA DIGITAL

La práctica aquí expuesta tiene como objetivo principal la asimilación de conceptos

relacionados con los circuitos de las familias TTL y los niveles lógicos de dichos
circuitos integrados digitales.
4. Desarrollo de la práctica
4.1 Tabla de verdad de la puerta NAND
Para realizar la siguiente práctica, hemos dispuesto de un circuito integrado
7400, el cual contiene 4 puertas NAND de 2 entradas, y lo hemos conectado a
una protoboard con el fin de comprobar los valores lógicos de salida del mismo
mediante un osciloscopio.
A B Y V salida

0 0 1 4.17 V
0 1 1 4.17 V
1 0 1 4.16 V
1 1 0 74 mV

Como podemos comprobar, se cumple la tabla de verdad, ya que el 1 lógico se

representa mediante un nivel lógico alto, superior a 2 voltios. El 0 lógico se
representa mediante un nivel lógico bajo, es decir, una tensión inferior a 0.8
voltios.

4.2 Curva de transferencia

En esta parte de la práctica, montamos un circuito con una puerta NAND 7400 y,
después, con una 74HC00. Para el desarrollo de la práctica, se incluye en nuestra
protoboard un potenciómetro, que funciona como un divisor de tensión variable
para el voltaje de entrada. De esta forma, obtendremos una serie de valores de
tensión de entrada y salida, los cuales mediremos con el osciloscopio y que
determinarán la curva de transferencia del circuito. A partir de dicha curva
obtendremos los parámetros límite de cada nivel lógico.
  Para el 7400:
V in (V) V out (V)
0.220 4.16
0.618 4.08
0.958 3.68
1.20 3.33
1.29 2.96
1.33 2.83
1.42 2.5
1.43 2.47
1.43 2.42
1.42 1.86
1.52 0.0795
1.63 0.0790
1.68 0.0789
1.92 0.0785
2.17 0.0791
2.4 0.0791
2.57 0.0791
2.76 0.0790
2.88 0.0791
3.04 0.0791
3.12 0.0779
3.32 0.0766
3.60 0.0761
3.86 0.0785
4.24 0.0780
4.51 0.0780
4.86 0.0780
5.21 0.0780

A partir de la curva de transferencia podemos determinar que la máxima tensión que

puede aplicarse a la entrada para que sea considerada como nivel lógico bajo serán 958
mV. A partir de 1.52 V, se considerará nivel lógico alto, siendo considerados los valores
intermedios como no permitidos.
 Para el 74HC00:

V in (V) V out (V)

0.083 4.5
0.0829 4.5
0.232 4.49
0.719 4.49
0.892 4.47
1.09 4.40
1.36 4.27
1.68 4.24
1.92 4.17
2.08 4.15
2.87 0.0114
2.96 0.00583
3.12 0.00566
3.21 0.00544
3.35 0.00512
3.62 0.00512
3.84 0.00836
4.25 0.00887
4.82 0.00916
5.21 0.00900

De la misma forma, la máxima tensión para que este circuito sea considerado como
nivel lógico bajo serán 2.08 V, y la mínima para ser considerado nivel lógico alto serán
2.87 V. Dado que el cambio entre ambos niveles lógicos es mucho más rápido que con
el 7400, no hemos podido obtener valores intermedios.

4.3 Cálculo del Fan-Out.

En este apartado determinaremos el Fan-Out del circuito, es decir, el número
máximo de cargas que pueden conectarse a una salida, de forma que los niveles
de tensión se mantengan dentro de los rangos de tensión de cada nivel lógico.
4.3.1 Fan-Out a nivel lógico alto.
Para calcular el Fan-Out a nivel lógico alto, realizaremos dos montajes. A partir
del primero obtendremos el valor de , mientras que se determinará mediante el
segundo montaje, cuando se alcancen 1.92 V en el osciloscopio.

A partir de esta relación, podemos afirmar que disminuye si aumenta.

4.3.2 Fan-Out a nivel lógico bajo.

De la misma forma, calcularemos el Fan-Out a nivel lógico bajo a través de otros
dos montajes. Se determinará a partir de , de forma similar al Fan-Out a nivel
lógico alto.

Si aumenta también lo hará

4.4 Análisis de las salidas de tres estados (Tri-State).

4.4.1 Comprobación del funcionamiento de un buffer.
Para comprobar el funcionamiento del buffer, habilitamos en primer lugar su
salida, de forma que confirmaremos que la entrada y la salida son idénticas. Si
deshabilitamos la salida, ésta pasará a estar en estado de alta impedancia, por lo
que, si conectamos la resistencia entre la salida y GND, la salida pasa a nivel
lógico bajo, mientras que, si se conecta a Vcc, la salida pasará a nivel lógico
alto.
Salida inhabilitada: 0.3 V (nivel lógico bajo)
Salida habilitada: 5.10 V (nivel lógico alto)

4.4.2 Implementación de un bus.

 Por último, comprobaremos el funcionamiento de un bus conectando las salidas
de dos buffers, y verificaremos la tabla de verdad generando las distintas
combinaciones binarias.

E2 E1 BUS
0 0 No usada
0 1 0 (124 mV)
1 0 Señal TTL de 500 kHz (499.7 kHz)
1 1 Alta impedancia. La resistencia fija el valor 1 (5.10 V)