Documentos de Académico
Documentos de Profesional
Documentos de Cultura
FINALmicroelectronica N°1
FINALmicroelectronica N°1
CURSO TEMA
NÚMERO
1/09/19 9/09/19
1
GRUPO PROFESOR
Pregunta 1
Presentar en Laboratorio el Layout del Inversor realizado por usted, considerar para el layout el
esquema de la Fig. A y la Fig. B del diagrama de barras (Stick). Tratar de conseguir un layout de
dimensiones mínimas. Mostrar y describir las vistas de corte2D y 3D.
Dimensiones mínimas: se aplica los diferentes criterios de distancias de los materiales usados en la
implementación del circuito, teniendo como fundamento la siguiente tabla:
Corte en 2d: Haciendo un corte transversal, en donde se aprecia las diferentes capas del circuito
inversor de lo cual desprendemos los materiales además de contactos, su cantidad y la forma de
dispersión en el chip, también notamos la forma de polarización de los mismos.
Corte en 3d: La función donde se nota la estructura del circuito de forma espacial que nos ayuda
obtener la representación más física del chip y sus componentes
LAB. MICROELECTRONICA UNMSM – FIEE
Pregunta 2
Para el layout del inversor (muestre el procedimiento empleado).
Hallar la frecuencia máxima de operación
Area ocupada del layout.
Frecuencia Máxima=1/15ps=66.6667Ghz.
LAB. MICROELECTRONICA UNMSM – FIEE
Ancho: 50 λ
Alto: 24λ
= 24 λ *(0.125µm/1 λ )= 3µm.
Pregunta 3
Presentar el LAYAOUT del inversor, extraer la descripción CIR (Spice) y la descripción CIF( Caltech
Intermediate Form) del inversor. En cada caso, establecer las reglas principales de sintaxis y
describir sus contenidos. Buscar en libro y/o Internet la información necesaria.}
- CIR:
1. Describe un circuito en un archivo de texto (extensión ".cir") llamado netlist O dibuja el
circuito utilizando símbolos gráficos en una página de esquema. Hay un montón de archivos
de lista de redes SPICE listos para ejecutarse en la colección de circuitos .
2. Ejecuta una simulación. SPICE lee la lista de redes y luego realiza el análisis solicitado: AC,
DC o RESPUESTA TRANSITORIA. Los resultados se almacenan en un archivo de salida de
texto (extensión ".out") o un archivo de datos binarios.
3. Ve los resultados de la simulación en un archivo de salida de texto (".out") usando un
editor de texto. La mayoría de los programas SPICE proporcionan un visor gráfico para trazar
las formas de onda almacenadas en el archivo de datos binarios.
LAB. MICROELECTRONICA UNMSM – FIEE
CIRCUIT F:\8ciclo\Microelectronica\labo\inversor3.MSK
*
* IC Technology: ST 0.25µm - 6 Metal
*
VDD 1 0 DC 2.50
VVin 6 0 PULSE(0.00 2.50 0.50N 0.05N 0.05N 0.50N 1.10N)
*
* List of nodes
* "Vout" corresponds to n°3
* "Vin" corresponds to n°6
*
* MOS devices
MN1 3 6 0 0 TN W= 0.75U L= 0.25U
MP1 1 6 3 1 TP W= 0.75U L= 0.25U
*
C2 1 0 2.229fF
C3 3 0 0.990fF
C4 1 0 0.541fF
C6 6 0 0.125fF
*
* n-MOS Model 3 :
*
.MODEL TN NMOS LEVEL=3 VTO=0.45 KP=300.000E-6
+LD =0.000U THETA=0.300 GAMMA=0.400
LAB. MICROELECTRONICA UNMSM – FIEE
Capacitancias parasitas
- CIF
Los archivos CIF se almacenan en el formato de texto ASCII. Cada línea comienza con un
comando de uno o dos caracteres.
El formato de archivo CIF solo almacena nombres de capa. El número de capa como se usa
en GDSII u OASIS no se usa. Al abrir un archivo CIF, LayoutEditor analizó los nombres de capa
utilizados. Si ya existe un nombre de capa en la configuración actual, se utiliza este número de
capa. De lo contrario, se cambia el nombre de la primera capa no utilizada.
LAB. MICROELECTRONICA UNMSM – FIEE
( File : "F:\8ciclo\Microelectronica\labo\inversor3.CIF")
( Conversion from Microwind 2b - 17.01.2000 to CIF)
( Version 02/09/2019,19:44:23)
DS 1 1 1;
9 topcell;
L 1;
P -2625,6500 875,6500 875,9250 -2625,9250;
L 19;
P -1650,7975 -1350,7975 -1350,8275 -1650,8275;
P -1650,6725 -1350,6725 -1350,7025 -1650,7025;
P 3100,7975 3400,7975 3400,8275 3100,8275;
P 1850,7975 2150,7975 2150,8275 1850,8275;
P -400,7975 -100,7975 -100,8275 -400,8275;
L 13;
LAB. MICROELECTRONICA UNMSM – FIEE
94 Vdd -1500,9375;
DF;
C 1;
E
Análisis:
Los layout planteados en la figura C , tanto de a y b se tratan de circuitos mosfet que
simulan el funcionamiento de una compuerta NAND en ambos casos son equivalentes ,
con ciertas diferencias en diseño pero con las mismas funciones.
LAB. MICROELECTRONICA UNMSM – FIEE
Implementación en layout
LAB. MICROELECTRONICA UNMSM – FIEE
Simulación en microwind
Frecuencia Máxima=1/550ps=1.818Ghz.
Simulación en microwind
Frecuencia Máxima=1/35ps=28.571Ghz.
LAB. MICROELECTRONICA UNMSM – FIEE
5) Para circuitos digitales MOS mostrados en las Figuras 1, 2,3. Analizar y determinar
la
función lógica de salida de los circuitos. Presentar el LAYOUT (manual y de menor
área) como mínimo de DOS de ellos y corroborar su función lógica mediante
simulación.
Medir el ÁREA del layout y hallar la frecuencia MÁXIMA de operación.
Figura A
LAB. MICROELECTRONICA UNMSM – FIEE
S Ln1 Ln2 F
0 0 0 1
0 0 1 0
0 1 0 1
0 1 1 0
1 0 0 1
1 0 1 1
1 1 0 0
1 1 1 0
SIMULACION
Frecuencia Máxima=1/46ps=31.739Ghz.
LAB. MICROELECTRONICA UNMSM – FIEE
Ancho: 75 λ
Alto: 58 λ
= 58 λ *(0.625µm/5 λ )= 7.25µm.
Bibliografía
[1] R. Jacob Baker et al., CMOS circuit design, layout and simulation. IEEE Press, 1998.
[2] Paul R. Gray and Robert G. Meyer, Análisis y diseño de circuitos integrados analógicos,
Prentice Hall, 1995.
[3] M. Madihian et al., “A 5-GHz Band Multifunctional BiCMOS Transceiver Chip for GMSK
Modulation Wireless Systems”, IEEE J. of Solid-State Circuits, vol. 34, num. 1, January
1999,
pp. 25-32.
[4] H. Hofstee et al., “A 1GHz Single-Issue 64b PowerPC Processor “, Proc. Int. Solid-State
Cir.
Conference, February 2000, pp. 120-127.
[5] M.L. Alles, “Thin-fi lm SOI emerges”, IEEE Spectrum, June 1997, pp. 37-45.
[6] I. Aller et al., “CMOS Circuit Technology for Sub-Ambient Temperature Operation”, Proc.
Int. Solid-State Cir. Conference, February 2000, pp. 221-223.