COMPONENTES DE MEMORIZACIÓN

1. Registros

2. Contadores

3. Matrices secuenciales programables

4. Memorias
Sólo lectura. ROM

Lectura/escritura. RAM

LIFO y FIFO

Objetivo fundamental:

- Almacenar datos
-
- Realizar transformaciones sencillas:
o Desplazar
o Contar

1
 Registros

Es el componente de memorización más sencillo.

Un registro de n bits está formado por n biestables por lo que tendrá:

n entradas
n salidas
una señal de reloj común.

Tenemos 1 biestable por cada bit que queremos almacenar.

I3 I2 I1 I0
Pr

D3 Q3 D2 Q2 D1 Q1 D0 Q0

Clr
Clk

o Preset I3 I 2 I 1 I 0

Clear D3 D 2 D1 D0
o

Preset: Todos a 1 cuando Pr = 0.

Clear: Todos a 0 cuando Clr = 0.

2
 Registros de desplazamiento

Señales de control:

Carga (load) o habilitación (enable): permite cargar un dato en el registro.

Desplazar (shift) dentro del registro a la derecha o a la izquierda.

- Entrada paralelo / salida paralelo

- Entrada serie / salida serie

Con desplazamiento a derecha

Con desplazamiento a izquierda

- Entrada paralelo / salida serie

Éste es el más usado aunque podría ser

también con desplazamiento a la izquierda

- Entrada serie / salida paralelo

Éste es el más usado aunque podría ser

también con desplazamiento a la izquierda

- Rotación
Con desplazamiento a derecha

3
 Con desplazamiento a izquierda

Entrada paralelo / salida paralelo

Está formado por multiplexores y biestables

Load I3 I2 I1 I0 Load Q3 Q2 Q1 Q0
0 No cambia
D3 D 2 D1 D0
1 I3 I2 I1 I0

I3 I2 I1 I0

1 0 1 0 1 0 1 0

Load

D3 Q3 D2 Q2 D1 Q1 D0 Q0

Clk

4
 Entrada serie / salida paralelo

Vamos a ver el caso con desplazamiento a la derecha.

Shift Shift Q3 Q2 Q1 Q0
0 No cambia
IL D3 D 2 D1 D0
1 IL Q3 Q2 Q1

IL

1 0 1 0 1 0 1 0

Shift

D3 Q3 D2 Q2 D1 Q1 D0 Q0

Clk

5
 Otros registros

Con esta idea podemos implementar otros registros de desplazamiento

S1 S0 Q3 Q2 Q1 Q0
0 0 No cambia
0 1 I3 I2 I1 I0 Entrada paralelo / salida paralelo.
Entrada serie / salida paralelo. desplazamiento. izquierda
1 0 Q2 Q1 Q0 IR
Entrada serie / salida paralelo. desplazamiento. derecha
1 1 IL Q3 Q2 Q1

S1 IL I 3 I2 I 1 I 0 IR

S0 D3 D 2 D1 D0

IL I3 I2 I1 IR I0

3 2 1 0 3 2 1 0 3 2 1 0 3 2 1 0

S0
S1

D3 Q3 D2 Q2 D1 Q1 D0 Q0

Clk

6
 Contadores

Diseñar un contador de tres bits

Cuenta ascendente (C = 1) o descendente (C = 0).

a.- Para diseñar un contador de tres bits necesitamos tres biestables.

b.- A continuación tenemos que hacer la tabla de transición de estados.

C Q2 Q1 Q0 Q2+ Q1+ Q0+

0 0 0 0 1 1 1
0 0 0 1 0 0 0
0 0 1 0 0 0 1
0 0 1 1 0 1 0
0 1 0 0 0 1 1
0 1 0 1 1 0 0
0 1 1 0 1 0 1
0 1 1 1 1 1 0
1 0 0 0 0 0 1
1 0 0 1 0 1 0
1 0 1 0 0 1 1
1 0 1 1 1 0 0
1 1 0 0 1 0 1
1 1 0 1 1 1 0
1 1 1 0 1 1 1
1 1 1 1 0 0 0

7
 c.- la tabla de excitaciones de los biestables

Q -> Q+ T
0 -> 0 0
0 -> 1 1
1 -> 0 1
1 -> 1 0

C Q2 Q1 Q0 Q2+ Q1+ Q0+ T2 T1 T0

0 0 0 0 1 1 1 1 1 1
0 0 0 1 0 0 0 0 0 1
0 0 1 0 0 0 1 0 1 1
0 0 1 1 0 1 0 0 0 1
0 1 0 0 0 1 1 1 1 1
0 1 0 1 1 0 0 0 0 1
0 1 1 0 1 0 1 0 1 1
0 1 1 1 1 1 0 0 0 1
1 0 0 0 0 0 1 0 0 1
1 0 0 1 0 1 0 0 1 1
1 0 1 0 0 1 1 0 0 1
1 0 1 1 1 0 0 1 1 1
1 1 0 0 1 0 1 0 0 1
1 1 0 1 1 1 0 0 1 1
1 1 1 0 1 1 1 0 0 1
1 1 1 1 0 0 0 1 1 1

d.- Minimizar mediante Karnaugh las funciones T 2, T1 y T0.

Estas funciones tienen 4 variables de entrada: C, Q 2, Q1 y Q0

T1 CQ2 T2
CQ2
Q1Q0 1 1 Q1Q0 1 1
1 1
T0 = 1 1 1 1 1
1 1

T1 = C´Q0´+ CQ0 T2 = CQ1Q0 + C´Q1´Q0´

8
 e.- Por último, dibujamos el circuito

C .
.
E . T0 Q0 . . T1 Q1 . T2 Q2

Q´0 . Q´1 Q´2

clk . .

Si la entrada E = 1, el circuito funciona tal y como lo hemos diseñado

E = 0, todos los biestables tendrán a su entrada un 0 y por tanto mantendrán su valor

(paramos el contador).

9
 Contador asíncrono

Eliminar las puertas entre los biestables,

No están sincronizados todos por la misma señal.

E . T0 Q0 T1 Q1 T2 Q2

Q´0 Q´2
Q´1
clk

clk

Q0

E=1 Q1

Q2
000 001 010 011 100 101 110 111 000

10
 Retardo de propagación

Veamos el efecto con tres biestables en el paso 111 a 000.

Este retardo acumulativo de un contador asíncrono es

una de sus mayores desventajas.

Siempre ha de ser menor que el periodo de la señal de

reloj.

111 000

Contadores de modo mixto.

clk
E .
E Contador síncrono E Contador síncrono

Clear Q3 Q 2 Q1 Q0 Clear Q3 Q 2 Q1 Q0

clear .
.. .
.

El diseño con contadores asíncronos sería:

clk
E
. .
E Contador asíncrono E Contador asíncrono

Clear Q3 Q 2 Q1 Q0 Clear Q3 Q 2 Q1 Q0

clear .
.. ..

11
 Bancos de registros

Matriz bidimensional (2n x m) de:

celdas de biestables (RFC, Register File Cells)
decodificadores de lectura y escritura
lógica de adaptación de salidas.

Cada fila es un registro, formado por m celdas.

Tenemos 2n filas (registros).

Ventaja: Tener los registros agrupados en una matriz es que se requiere menos circuitería.

RFC

Selección escritura . D Q . Salida

Entrada

clk

Entradas a RFC: Selección lectura

- Bit de entrada
- Señal de selección de escritura
- Señal de selección de lectura
- Señal de reloj

Salidas del RFC:

- Bit de salida

El biestable D memoriza el bit de entrada si “selección de escritura” = 1 si no, mantiene el

valor que tenía.

Si “selección de lectura” = 1, el valor del biestable pasa a la salida a través del adaptador
triestado.

12
 E Decodificador de escritura: Si WE = 1, selecciona una de las
/m filas según WA y memoriza los valores de la entrada E
n n coincidiendo con el flanco ascendente del reloj.
WA / / RA
Decodificador de lectura: Si RE = 1, selecciona una de las filas
WE
RE según RA y la saca por la salida S.
clk
Si RE = 0, todos los valores de la salida tendrán un valor de alta
/m
impedancia.

E3 E2 E1 E0

RFC RFC RFC RFC

WA 1 RA
WA 1
0 RA
0
RFC RFC RFC RFC

WE
RE
RFC RFC RFC RFC

RFC RFC RFC RFC

S3 S2 S1 S0

Limitación principal del banco de registros es que de todos los registros que lo
forman, sólo podemos estar accediendo a uno de ellos para lectura y a uno para
escritura en un momento determinado.

La mayoría de bancos de registros tienen dos decodificadores de lectura y uno

o dos de escritura ya que las operaciones normalmente requieren dos
operandos y un resultado.

13
La gran ventaja es que son muy rápidos.

14