Microprocesadores & Microcontroladores

Interfaces de E/S 4-1

©ATE-Universidad de Oviedo

Microprocesadores & Microcontroladores

Interfaces de Entrada / Salida

Familia de Circuitos que permiten adaptar, leer y/o gobernar
señales externas desde y hacia un sistema microprocesador

Interfaces de E/S 4-2

©ATE-Universidad de Oviedo

1
 Microprocesadores & Microcontroladores

Tipos de Entradas / Salidas

A) Formato de la información:

•Paralelo: una línea por bit del dato y todos simultáneos.

•Serie: todos los datos a través de la misma línea y multiplexados

en el tiempo

D0
D0 D1 D2 D3 ... D7
Puerto E/S Puerto E/S
Paralelo Serie

D7

Interfaces de E/S 4-3

©ATE-Universidad de Oviedo

Microprocesadores & Microcontroladores

B) Tipo de transferencia:

•Síncrona: se envía o recibe una señal de reloj para sincronizar

la transferencia de entrada / salida

•Asíncrona: no existe señal de reloj de sincronización. Es necesario

establecer un protocolo de comunicación (“handshake”)

C) Tipo de señales eléctricas

•Digitales
•Analógicas
•Mixtas

Interfaces de E/S 4-4

©ATE-Universidad de Oviedo

2
 Microprocesadores & Microcontroladores

D) Dirección de los datos:

•Entrada: todas las líneas son permanentemente de entrada

•Salida: líneas permanentemente de salida

•Programables: las líneas son configurables para actuar como

entradas o como salidas

E) Funcionalidad

•Interfaces generales: USART, Puertos paralelo

•Interfaces dedicadas: temporizadores, controlador disco duro,...

•Coprocesadores de E/S

Interfaces de E/S 4-5

©ATE-Universidad de Oviedo

Microprocesadores & Microcontroladores

Registros de Entrada / Salida

•Son registros asociados a los puertos de E/S

•Tipos de registros:

"Registros de datos: donde se colocan los datos a sacar al exterior

o de donde se leen los datos

"Registros de control: determinan el modo de operación y la

configuración de la unidad de E/S

•Cada puerto puede tener asociados varios registros

•Un mismo registro puede afectar a varios puertos

•Pueden ser accesibles mediante operaciones genéricas de lectura/escritura

o mediante instrucciones específicas de entrada/salida

Interfaces de E/S 4-6

©ATE-Universidad de Oviedo

3
 Microprocesadores & Microcontroladores

Acceso a registros de Entrada / Salida

A) Dentro del mismo Mapa de Memoria

ROM CS
PI/T
PI/T
Ai Circuito
SRAM
Combinac.
USART
CS
USART
DRAM

Las señales de habilitación de los integrados se generan con las

líneas del bus de direcciones

Interfaces de E/S 4-7

©ATE-Universidad de Oviedo

Microprocesadores & Microcontroladores

B) Con un Mapa de Entradas / Salidas separado del Mapa de Memoria:

si el Microprocesador dispone de instrucciones específicas
(IN Registro, OUT Registro)

PI/T
ROM Decod.
Ai
Memoria

SRAM M/IO
USART

Decod.
DRAM Ai Registros
E/S
Mapa de Memoria Mapa de E/S

El µProcesador dispone de salidas que indican si se accede a Memoria

o a Registro de E/S. (Salidas del 8086: M/IO, /IORc, /IOWC)
Interfaces de E/S 4-8
©ATE-Universidad de Oviedo

4
 Microprocesadores & Microcontroladores

Métodos de Entrada/Salida

A) Bloqueo del Proceso: el Microprocesador espera a que el periférico

conectado a la unidad de Entrada/Salida le responda

B) Consulta Periódica (Polling): el Microprocesador consulta de manera

periódica el estado del periférico

Datos

Microprocesador Unidad
Rdy Periférico
E/S
Bsy

Protocolo con 2 líneas

C) Interrupción: el Microprocesador responde al periférico cuando éste
le interrumpe

Interfaces de E/S 4-9

©ATE-Universidad de Oviedo

Microprocesadores & Microcontroladores

Métodos de Entrada/Salida

A) Bloqueo del Proceso: ejemplo impresora como periférico

•Es sencillo

•Bloquea al µP

•Problemas por
diferencia de
velocidades

Interfaces de E/S 4-10

©ATE-Universidad de Oviedo

5
 Microprocesadores & Microcontroladores

Métodos de Entrada/Salida (II)

B) Consulta Periódica:

•Complicado con
muchos periféricos

•No detiene el proceso

principal

Interfaces de E/S 4-11

©ATE-Universidad de Oviedo

Microprocesadores & Microcontroladores

Métodos de Entrada/Salida (III)

C) Interrupción: IRQ petición de interrupción
IACK aceptación de interrupción
Datos

Microprocesador Unidad
IACK Periférico
E/S
IRQ

•Desvío del Programa Principal a petición del Periférico (evento)

•Se atiende a los periféricos cuando lo requieren y puede la CPU
•Secuencia:

1.-Petición
2.-Aceptación
3.-Programa de tratamiento de interrupción

Interfaces de E/S 4-12

©ATE-Universidad de Oviedo

6
 Microprocesadores & Microcontroladores

Interrupciones

Aceptación de Interrupciones

•Enmascaramiento: Existen interrupciones enmascarables y

no enmascarables (se aceptan siempre)

•Las enmascarables se aceptan o no en función del estado

de unos bits denominados máscaras que pueden ser locales
(del periférico) o globales (generales)

Interfaces de E/S 4-13

©ATE-Universidad de Oviedo

Microprocesadores & Microcontroladores

Interrupciones (II)

Prioridad de Interrupciones

•¿Qué sucede si se solicitan varias interrupciones?:

Habrá que fijar una prioridad de las mismas

•Gestión de la prioridad:

1.-Prioridad fija (varias líneas de IRQ)

2.-Prioridad programable
3.-Prioridad hardware

•Controlador de interrupciones específico

•Estructura Daisy Chain

Interfaces de E/S 4-14

©ATE-Universidad de Oviedo

7
 Microprocesadores & Microcontroladores

Interrupciones (III)

Programa de Tratamiento de la Interrupción:

Se trata de saber qué dispositivo interrumpe y generar la

dirección del programa de tratamiento de la Interrupción

•1.- Salto a una posición fija para cada línea de petición

•2.- Tabla de vectores de interrupción:

a).- Autovectorizadas: cada fuente tiene una posición

b).- Vectorizadas externamente por el periférico

•3.- El periférico genera la dirección de salto

Interfaces de E/S 4-15

©ATE-Universidad de Oviedo

Microprocesadores & Microcontroladores

Interrupciones con varios periféricos

1.- Líneas de petición y aceptación separadas para cada periférico

IRQ
IRQ

uP
IRQ Perif Perif ... Perif
N
IACK 1 2
IACK
IACK

2.- Líneas de petición codificadas

IRQ
3 IRQ
Codif

uP IRQ Perif Perif ... Perif

N
1 2
3

Interfaces de E/S 4-16

©ATE-Universidad de Oviedo

8
 Microprocesadores & Microcontroladores

Interrupciones con varios periféricos

3.- Varios periféricos en una sola línea de petición

Línea de colector abierto IRQ

uP
Perif Perif ... Perif
N
1 2
IACK IACK
IACK

Más prioridad (P1>P2>...)

Estructura “Daisy Chain”

Interfaces de E/S 4-17

©ATE-Universidad de Oviedo

Microprocesadores & Microcontroladores

Acceso Directo a Memoria (DMA)

•Consiste en la transferencia directa, sin pasar por la CPU,

de datos entre las unidades de E/S y la Memoria del Sistema

La CPU deja de controlar los buses

de datos y direcciones durante un tiempo

Interfaces de E/S 4-18

©ATE-Universidad de Oviedo

9
 Microprocesadores & Microcontroladores

Acceso Directo a Memoria (II)

•Aplicaciones:

Cintas y discos magnéticos

Memoria de vídeo para terminales gráficos
Sistemas de adquisición de datos

•Necesidad de un controlador de bus:

Controla quién accede en cada momento a la memoria

Posibilidades:
Algoritmo interno a la CPU
Dispositivo externo

•Posibles retardos en la CPU

Interfaces de E/S 4-19

©ATE-Universidad de Oviedo

10