U NIVERSIDAD NACIONAL DE S AN AGUSTÍN DE

A REQUIPA

LABORATORIO 1
(D ESARROLLO DEL LABORATORIO 1)

Microelectrónica

Morales Moya Edward Anibal

Cruz Teves Carlos Ivan
Pacco Enriquez Jorge Armando

Profesor
Prof. PhD. Alexander B. Hilario T.

31 agosto 2018
Índice general

1. Introducción 2

2. Procedimiento metodológico 3
2.1. Materiales y equipamientos . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.2. Parte 1 - Problema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 3
2.3. Parte 2 - Sumador completo . . . . . . . . . . . . . . . . . . . . . . . . . 4
2.4. Parte 3 - Comparador de 4 bits . . . . . . . . . . . . . . . . . . . . . . . . 5

3. Resultados 6
3.1. Parte 1 - Problema . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 6
3.2. Parte 2 - Sumador completo . . . . . . . . . . . . . . . . . . . . . . . . . 7
3.3. Parte 3 - Comparador de 4 bits . . . . . . . . . . . . . . . . . . . . . . . . 8

4. Conclusiones 10
4.1. Observaciones . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 10

1
Capítulo 1

Introducción

Este trabajo de basara en el uso del software vivado y poder generar una comunicacion
con la placa Nexys4 , la programacion sera de forma libre en esta ocasion.
El software vivado es producido por Xilinx para la síntesis y el análisis de diseños HDL,
reemplazando Xilinx ISE con características adicionales para el sistema en el desarrollo de
un chip y síntesis de alto nivel. Vivado representa una reescritura básica y una nueva concep-
ción del flujo de diseño completo (en comparación con ISE), y los revisores lo han calificado
como "bien concebido, estrechamente integrado, extremadamente rápido, escalable, fácil de
mantener e intuitivo".
Este informe se basa en el diseño utilizando el software Xilinx Vivado para crear un
sistema digital simple circuito usando Verilog HDL. Un flujo de diseño típico consiste en
crear modelo (s), creando restricción de usuario archivo (s), creando un proyecto de Vivado,
importando los modelos creados o generar modelos , asignando archivo (s) de restricción
creado (s), opcionalmente ejecutando simulación de comportamiento, sintetizando el diseño,
implementando el diseño, generando el flujo de bits, y finalmente verificar la funcionalidad
en el hardware descargando el generado archivo de flujo de bits. Pasará por el flujo de diseño
típico dirigido a la placa Nexys4.

vivado.jpg

Figura 1.1: software vivado

2
Capítulo 2

Procedimiento metodológico

En este capítulo se presenta el procedimiento que se realizó para alcanzar los objetivos de
la práctica. El experimento consta de hacer una codificacion VHDl, aprender como asignar
pins de entrada y salida del FPGA y cargar el Bistream en el Nexys-4 Artix-7 FPGA Board.
IMPORTANTE: en esta ocasion se decidio trabajar con el dispositivo ciclon IV debido a
los imprevistos generadoros por la Nexys-4, recalcar que la codificacion VHDL es la misma
en ambos lados.

2.1. Materiales y equipamientos

En seguida se listan los materiales y equipamientos usados para desarrollar la presente
práctica.

? Software Vivado 2016.1

? dispostivo o placa Nexys-4 Artix-7.

? Dispositivo FPGA Cyclone IV de Altera.

? Software Quartus Prime Lite 17.1.

? 1 computador con sistema operativo Windows.

El procedimiento para realizar la práctica se divide en partes , los cuales se muestran en

seguida.

2.2. Parte 1 - Problema

Una cerradura es abierta (F = 1) solo para tres combinaciones de los switches: 0110,1000,1110,
donde 1 representa la posici on ON del switch y 0 la posición OFF.
- Complete la tabla de verdad (ver Figura 1) para este circuito.
- Simplifique la función Booleana.

CODIFICACION: A continucacion se muestra la codicacion junto al software

3
CAPÍTULO 2. PROCEDIMIENTO METODOLÓGICO 4

(a) Tabla (b) Desarrollo

Figura 2.1: Desarrollo

(a) Programa (b) Copilacion

Figura 2.2: Desarrollo

2.3. Parte 2 - Sumador completo

Un sumador completo es un circuito combinacional que forma la suma aritmética de 3

bits de entrada. Consta de 3 entradas y 2 salidas. Dos de las entradas A y B representan los 2
bits que van a sumarse, la tercera entrada Cin representa la cuenta que se lleva de la posición
previa significativa mas baja. La salida S representa el valor del bit menos significativo de la
suma y la salida Cout da la cuenta del valor que se lleva de salida. Dise~nar, implementar,
demostrar y documentar un sumador completo en VHDL. El sumador completo tendrá:

• 3 Señales de entrada, A, B, Cin (interruptores Nexys 4 ddr)

• 1 Señal de salida, S (Suma)

• 1 Señal de salida, Cout (Acarreo)

CAPÍTULO 2. PROCEDIMIENTO METODOLÓGICO 5

(a) Programa (b) Copilacion

Figura 2.3: Desarrollo

2.4. Parte 3 - Comparador de 4 bits

Un circuito digital comparador realiza la comparación de dos palabras A y B de N bits

tomadas como un número entero sin signo e indica si son iguales o si una es mayor que otra
en tres salidas A = B, A > B y A < B. Solo una de estas salidas estará a 1 y las demás estaran a
0 dependiendo de los valores de las entradas. Diseñar, implementar, demostrar y documentar
un comparador de 4 bits en VHDL. El comparador tendrá:

• 2 Señales de entrada de 4 bits cada una (interruptores Nexys 4 ddr)

• 3 Señales de salida: mayor, igual, menor (LED indicadores Nexys 4 ddr)

(a) Programa (b) Copilacion

Figura 2.4: Desarrollo
Capítulo 3

Resultados

En esta parte se observara la implementacion y comunicacion con la placa se decidio

hacer las pruebas con la misma codificacion pero esta vez se utilizo un FPGA Cyclone IV
Altera usando el software Quartus

3.1. Parte 1 - Problema

(a) Codigo (b) Compilacion

Figura 3.1: Desarrollo

(a) Asignacion de pines (b) Subida de programa

Figura 3.2: Desarrollo

6
CAPÍTULO 3. RESULTADOS 7

(a) Funcionamiento ciclonIV (b) Prueba

Figura 3.3: El LED trabaja normalmente encendido Se apaga al completar las 03 secuencias
de las entradas

3.2. Parte 2 - Sumador completo

(a) Código de Sumador completo (b) Compilación de programa

Figura 3.4: Desarrollo
CAPÍTULO 3. RESULTADOS 8

(a) Asignacion de pines (b) Subiendo el programa a la tarjeta

Figura 3.5: Desarrollo

(a) funcionamiento cyclonIV (b) Prueba

Figura 3.6: Desarrollo

3.3. Parte 3 - Comparador de 4 bits

(a) Código de Comparador de 4 bits (b) Compilación de código

Figura 3.7: Desarrollo
CAPÍTULO 3. RESULTADOS 9

(a) Asignación de pines (b) Subida de programa

Figura 3.8: Desarrollo
Capítulo 4

Conclusiones

? Se logró obtener obtener la comunicación serial entre la placa y PC.

? Mediante la elaboración de esta práctica se obtuvieron conocimientos referentes a una

codificacion en VHDl y poder lograr hacer un comunicacion entre placa y software
para asi poder observar de forma real la programacion en VHDL.

4.1. Observaciones

? En ésta practica se vio trabajo grupal , teniendo a cada integrante del grupo una deter-
minada funcion con respecto al trabajo realizado , opteniendo resultados optimos.

? Debido a la dificultad de la placa Nexys4 en poder compartir y ponernos deacuerdo

con los demas compañeros no se pudo cumplir el laboratio al pie de la letra.

10