Documentos de Académico
Documentos de Profesional
Documentos de Cultura
Digitales Informe Previo 1
Digitales Informe Previo 1
2013-I
Universidad Nacional de Ingeniería
Facultad de Ingeniería Eléctrica y Electrónica
ALGEBRA DE BOOLE
EXPERIENCIA #1
I. Objetivo.
TTL STANDART.
TTL SHOTTKY (S).
TTL DE BAJA POTENCIA (L).
TTL SHOTTKY DE BAJA POTENICA (LS).
TTL DE ALTA VELOCIDAD (H).
TTL SHOTTKY AVANZADO (AS).
TTL SHOTTKY DE BAJA POTENCIA AVANZADA (ALS).
1. Materiales.
NOMBRE CANTIDAD
Alicate de punta 1
2. Circuitos integrados.
2 555 TIMER
IV. Procedimiento.
Nivel de HC
TTL
tensión
Bajo (0) 0v – 0.8v 0v – 1v
VOL(max) 0v
VOL(max) VDD
VOL(max) 30%VDD
VOL(max) 70%VDD
V1
5V
R1
U1A
5kΩ
50%
Key=A
74LS00D
V1 V2
J2 U6A 2.5 V
R3
V2 220Ω
12 V 74LS00D
LED3
A B X
01 0 0 1
02 0 1 1
03 1 0 1
04 1 1 0
J2 U6A 2.5 V
R3
V2 220Ω
12 V 74LS02D
LED3
A B X
01 0 0 1
02 0 1 0
03 1 0 0
04 1 1 0
74LS04 – NOT
X5
J2 U6A 2.5 V
R3
V2 220Ω
12 V 74LS04D
LED3
B X
01 0 1
02 1 0
J2 U6A 2.5 V
R3
V2 220Ω
12 V 74LS08D
LED3
A B X
01 0 0 0
02 0 1 0
03 1 0 0
04 1 1 1
J2 U6A 2.5 V
R3
V2 220Ω
12 V 74LS32D
LED3
A B X
01 0 0 0
02 0 1 1
03 1 0 1
04 1 1 1
74LS86 – OR-EXCLUSIVO
X5
J2 U6A 2.5 V
R3
V2 220Ω
12 V 74LS86D
LED3
A B X
01 0 0 0
02 0 1 1
03 1 0 1
04 1 1 0
Salida simplificada
CASO#1
XSC1
D1 U1A
Ext Trig
+
1N4148 74LS00D _
A B
+ _ + _
V1
5 Vrms R1
100 Hz 1kΩ
0°
XSC1
D1 U1A
Ext Trig
+
1N4148 74LS00D _
A B
+ _ + _
V1
5 Vrms R1
100 Hz 100kΩ
0°
Salida C Salida S
Ecuaciones lógicas:
Salida C: 𝐴. (𝐵⨁𝐶) + 𝐵. 𝐶
Salida S: 𝐴⨁(𝐵⨁𝐶)
Tabla lógica:
A B C S C
0 0 0 0 0 0
1 0 0 1 1 0
2 0 1 0 1 0
3 0 1 1 0 1
4 1 0 0 1 0
5 1 0 1 0 1
6 1 1 0 0 1
7 1 1 1 1 1
Ecuaciones Boleanas:
Salida de Cv:
Cy (( B C ).( A X )).( B.C )
Salida de S:
S A (B C)
Tabla lógica:
X A B C S Cy
0 0 0 0 0 0 0
1 0 0 0 1 1 0
2 0 0 1 0 1 0
3 0 0 1 1 0 1
4 0 1 0 0 1 0
5 0 1 0 1 0 1
6 0 1 1 0 0 1
7 0 1 1 1 1 1
8 1 0 0 0 0 0
9 1 0 0 1 1 1
10 1 0 1 0 1 1
11 1 0 1 1 0 1
12 1 1 0 0 1 0
13 1 1 0 1 0 0
14 1 1 1 0 0 0
15 1 1 1 1 1 1
V. Conclusiones