Está en la página 1de 25

UNIVERSIDAD DE LAS FUERZAS ARMADAS - ESPE

DEPARTAMENTO DE ELÉCTRICA Y ELECTRÓNICA

MATERIA: CIRCUITOS DIGITALES

SEGUNDO PARCIAL

PROYECTO No.2

DISEÑAR Y CONSTRUIR UNA UNIDAD ARITMÉTICA


LÓGICA ALU

INTEGRANTES: BRAVO JONATHAN


CASTILLO RAHAM

DOCENTE: ING. RAMIRO RÍOS

NRC: 3689

SANGOLQUÍ, 05 JULIO DEL 2017


Objetivos

Objetivo general

 Diseñar y construir una Unidad lógica ALU que conste de un bloque funcional y
cumpla con algunas funcionalidades.

Objetivos específicos

 Implementar un circuito en el que se pueda visualizar las diferentes operaciones


aritméticas y operaciones lógicas.
 Realizar la selección de la operación a través de las Entradas de Selección.
 Verificar que el ingreso de las operaciones aritméticas se lo realicen en BCD.
 Diseñar el circuito más pequeño que nos permita cumplir con las diferentes
funcionalidades.

Descripción del proyecto

Este circuito está constituido de un bloque funcional con entrada de datos A y B


(operandos), entradas de selección de la operación y la salida de datos o resultados. A su
vez consta de algunas funcionalidades las cuales se muestran de acuerdo a la selección
de la operación, ya sea una operación lógica o una operación aritmética.

Ingreso de datos

Para poder visualizar el ingreso de datos de entrada se lo realiza a través de 2 displays


de 7 segmentos Ánodo común correspondientes a las entradas de A y B
respectivamente, considerando la codificación en BCD para las Operaciones
Aritméticas, mientras que para la salida de A y B para las Operaciones lógicas se lo
visualizará a través de diodos led.

Identificación de Números BCD (Validación)

Para visualizar de forma correcta el número decimal de los datos de entrada,


considerando el ingreso en BCD se realiza la siguiente validación para evitar visualizar
un valor erróneo.

Para validar se debe considerar que el número a ingresar puede ser mayor a 9,
produciendo un código BCD no válido, por tal motivo, si se presenta el caso en el que
dato de entrada no representa un número BCD válido los diplays de la entrada como de
la salida se deberán apagar.

Al momento de realizar la validación para el ingreso de A descartamos el bit menos


significativo debido a que su ingreso no me genera un número BCD no válido.

Variables de entrada Tabla de verdad


A3: Bit más significativo del dato de entrada A3 A2 A1 FA
de A. 0 0 0 0
0 0 1 0
A2: Segundo bit significativo del dato de 0 1 0 0
entrada de A. 0 1 1 0
1 0 0 0
A1: Tercer bit significativo del dato de
1 0 1 1
entrada de A.
1 1 0 1
Variable de salida 1 1 1 1

FA: Salida del dato de entrada de A que


corrigue el ingreso de un número BCD no
válido.
Mapa K
A3A2 00 01 11 10 Función de salida
A1 FA = A3A2+A3A1
0 0 0 1 0 FA = A3(A2+A1)
1 0 0 1 1

Circuito de validación BCD para el ingreso de A

Se emplea el mismo procedimiento para encontrar la función que valide el ingreso del
dato de entrada de B.

Variables de entrada Tabla de verdad


B3: Bit más significativo del dato de entrada B3 B2 B1 FB
de B. 0 0 0 0
0 0 1 0
B2: Segundo bit significativo del dato de 0 1 0 0
0 1 1 0
entrada de B. 1 0 0 0
1 0 1 1
B1: Tercer bit significativo del dato de 1 1 0 1
entrada de B. 1 1 1 1
Variables de salida
FB: Salida del dato de entrada de B que
corrigue el ingreso de un número BCD no
válido.
Mapa K
B3B2 00 01 11 10 Función de salida
B1 FB = B3B2+B3B1
0 0 0 1 0 FB = B3(B2+B1)
1 0 0 1 1

Circuito de validación BCD para el ingreso de B

Ahora, para apagar los displays en el caso de que el ingreso de A o de B no cumpla con
la codificación en BCD, realizamos lo siguiente para hallar la función, considerando que
FA y FB son las salidas de la validación de cada entrada.

Variables de entrada Tabla de verdad


FA: Las entradas de A no está en codificación BCD C D BCD
0 0 1
FB: Las entradas de B no está en codificación BCD. 0 1 0
Variables de salida 1 0 0
1 1 0
BCD: Función de salida que inhabilita la
visualización de los displays.
C = FA+ FB
Función de salida
Notamos que la función de
salida coincide con la tabla de
verdad SSI OR
BCD = ̅̅̅̅̅̅̅̅̅
𝐂 + 𝑺𝟐
Circuito completo para validación de los números A y B

Este bloque recepta la señal de entrada de A y B, la cual se conecta al pin de activación


de cada display de ánodo común. Mientras el display recepte un nivel alto debe mostrar
el resultado, es decir no debe existir un nivel alto en FA o FB o S2. Se presenta un nivel
alto cuando el ingreso no es un número BCD, haciendo que los displays se apaguen
debido al inversor en su salida.

BLOQUE FUNCIONAL

DISPLAYS
Entradas
MEMORIA 1 Operaciones
de A Resultados Aritméticas
2764
Entradas
LEDS
de B S2 S1 S0 Operaciones
Lógicas

Entradas de Selección de la Operación

Entradas
DISPLAY
de A MEMORIA 2 Resultado
Parte entera de
Entradas 2764 la división y el
punto
de B
S2 S1 S0 Signo de la resta

Entradas de Selección de la Operación


El circuito está conformado por las entradas de datos A y B, las entradas de selección de
la operación de acuerdo a la tabla de funcionalidades (Tabla 1), las cuales son
receptadas a través de la memoria EPROM 2764, conectadas a las líneas de direcciones
de la memoria.

Entrada de Datos A y B

La entrada de datos representa los operandos dentro del circuito y se conectan a los
pines de entrada de la memoria 1 y memoria 2 respectivamente; A0, A1, A2 y A3
representan el dato de entrada de A siendo A0 el bit menos significativo del dato de
entrada. De la misma manera B0, B1, B2 y B3 corresponden al dato de entrada de B y B0
es el bit menos significativo.

Entradas de Selección de la Operación

El bloque de las entradas de selección es la encargada de controlar las diferentes


funcionalidades que posee la ALU de acuerdo a la siguiente tabla, siendo S0, S1, y S2 los
bits de las entradas de selección de la operación, considerando que S0 es el bit menos
significativo.

S2 S1 S0 OPERACIÓN
0 0 0 Suma aritmética BCD: A+B Operaciones
0 0 1 Resta aritmética BCD: A-B Aritméticas
0 1 0 Multiplicación aritmética BCD: AxB
0 1 1 División aritmética BCD con dos cifras
decimales
1 0 0 Multiplicación lógica bit a bit: A.B Operaciones
1 0 1 Suma lógica bit a bit: A+B Lógicas
1 1 0 Complemento a 2 de A y B
1 1 1 Complemento a 1 de A y B

Tabla 1. Funcionalidades en el diseño de la ALU

Cada ingreso en binario en las entradas de selección corresponden a una operación


diferente a realizar. Mientras S2 se encuentre en nivel bajo las operaciones a realizar son
aritméticas y su ingreso debe ser en BCD. Para el caso en que S2 tiene un nivel alto se
realizarán operaciones lógicas.

Memorias

Para el diseño de esta ALU hemos considerado una memoria EPROM 2764, la cual
recepta las entradas de A, las entradas de B y las entradas de selección, las mismas que
se conectan a las líneas de dirección de la memoria A0, A1, A2, A3, hasta A10, mientras
que A10 y A11 se conectan a tierra debido a que no se las va a utilizar. En la memoria las
salidas D0, D1, D2, D3, D4, D5, D6 y D7 corresponden a las líneas de datos, las cuales se
conectarán a los decodificadores 7447 para mostrar en los displays y a los diodos Led
para visualizar el resultado de las operaciones efectuadas, para el caso del signo de la
resta y la parte entera de la resta se conectan directamente al display de ánodo común.

Capacidad de almacenamiento de la memoria


𝑛 = 13 213 = 8192 Capacidad en bytes → 8k

Capacidad: 2𝑛 ∗ 8 bits = 2𝑛 bytes

8𝑘 ∗ 8 bits = 8𝑘bytes

64k bits = 8𝑘 bytes

La memoria 2764 corresponde a una memoria Eprom con una capacidad de


almacenamiento en la memoria en bytes de 8k bytes.

MEMORIA 1

Dentro de la memoria 1 se guardó toda la información correspondiente a las operaciones


lógicas como aritméticas considerando las entradas de selección, las cuales se conectan
a las líneas de dirección A8, A9 y A10, siendo S0, S1 y S2 respectivamente.

Entradas de selección de la operación


operación

000 Suma aritmética BCD: A+B


001 Resta aritmética BCD: A-B
010 Multiplicación aritmética BCD: AxB
Memoria 1 011 División (los 2 decimales)

000 Multiplicación lógica bit a bit A.B


001 Suma lógica bit a bit A+B
010 Complemento a 2 de A y B
011 Complemento a 1 de A y B
Debemos tener en cuenta que en la división solo se guardó el resultado de los dos
decimales y en la resta el resultado en magnitud ya que el signo se lo considera en la
memoria 2.

Ingreso de las entradas datos y de selección a las líneas dirección de la memoria

No se Entradas de Entradas de B Entradas de A


utilizan selección
A12 A11 S2 S1 S0 B3 B2 B1 B0 A3 A2 A1 A0
A12 A11 A10 A9 A8 A7 A6 A5 A4 A3 A2 A1 A0

Para mayor facilidad las tablas de verdad nos mostrarán solo el resultado de las
operaciones de 0000 y 0001 correspondientes al dato de entrada de B para todas las
combinaciones de A.

Suma aritmética BCD: A+B

Para realizar la suma aritmética A+B consideramos el ingreso en BCD y realizamos la


operación de la suma colocando el resultado en las líneas de datos y transformamos el
resultado de las líneas de datos a hexadecimal para ingresar dicha información al
programa (hex workshop).

A1 A1 A1 A A A A A A A A A A D D D D D D D D HE
2 1 0 9 8 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 X
0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1
0 0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 2
0 0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 3
0 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 4
0 0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 5
0 0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 6
0 0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 1 1 1 0 7
0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 8
0 0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 1 0 9
0 0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1
0 0 0 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 1 0 0 2
0 0 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 1 0 3
0 0 0 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 1 0 0 0 4
0 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 1 0 5
0 0 0 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 1 1 0 0 6
0 0 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 1 1 0 7
0 0 0 0 0 0 0 0 1 0 1 1 1 0 0 0 0 1 0 0 0 0 8
0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 1 0 9
0 0 0 0 0 0 0 0 1 1 0 0 1 0 0 0 1 1 0 1 0 1 0
0 0 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0

Ingreso de la información en hexadecimal (Hex Workshop)

Resta aritmética BCD: A-B

Para realizar la resta aritmética se debe tener en cuenta el ingreso de A y de B en


codificación en BCD, la primera memoria muestra resultado en magnitud, mas no con el
signo de la resta cuando A<B, transformamos el resultado de las líneas de datos a
hexadecimal para ingresar dicha información al programa (hex workshop).

A1 A1 A1 A A A A A A A A A A D D D D D D D D HE
2 1 0 9 8 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 X
0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1
0 0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 2
0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 3
0 0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 4
0 0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 5
0 0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 6
0 0 0 0 1 0 0 0 0 0 1 1 1 0 0 0 0 0 1 1 1 0 7
0 0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 8
0 0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 1 0 9
0 0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1
0 0 0 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 1 0 1
0 0 0 0 1 0 0 0 1 0 0 1 1 0 0 0 0 0 0 1 0 0 2
0 0 0 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 0 1 1 0 3
0 0 0 0 1 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 0 0 4
0 0 0 0 1 0 0 0 1 0 1 1 0 0 0 0 0 0 1 0 1 0 5
0 0 0 0 1 0 0 0 1 0 1 1 1 0 0 0 0 0 1 1 0 0 6
0 0 0 0 1 0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 0 7
0 0 0 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 0 0 8
0 0 0 0 1 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 0 1 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0

Ingreso de la información en hexadecimal (Hex Workshop)

Multiplicación aritmética BCD: AxB


Para representar la multiplicación aritmética consideramos el ingreso en BCD y
realizamos la operación entre A y B de tal manera que su resultado, colocamos su
resultado en las líneas datos y convertimos a hexadecimal su resultado.

A1 A1 A1 A A A A A A A A A A D D D D D D D D HE
2 1 0 9 8 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 X
0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1
0 0 0 1 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 0 0 2
0 0 0 1 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 1 1 0 3
0 0 0 1 0 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 4
0 0 0 1 0 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 1 0 5
0 0 0 1 0 0 0 0 1 0 1 1 0 0 0 0 0 0 1 1 0 0 6
0 0 0 1 0 0 0 0 1 0 1 1 1 0 0 0 0 0 1 1 1 0 7
0 0 0 1 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 8
0 0 0 1 0 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 1 0 9
0 0 0 1 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 1 1 1 0 1 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 0 1 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 0 0 0

Ingreso de la información en hexadecimal (Hex Workshop)


División (los 2 decimales)

Para realizar la división y mostrar el resultado de A/B se ha considerado en la memoria


1 mostrar los 2 dígitos decimales, aproximando el resultado de la división de la parte
decimal al inmediato superior. Por ejemplo: 5/3 =1,6666. El resultado que mostrará el
display es 67 debido a que redondea a dos cifras decimales.

A3 A2 A1 A0 A7 A6 A5 A4 HEX
0 0 1 0 0 0 0 0 FF
0 0 1 1 0 0 0 0 FF
0 1 0 0 0 0 0 0 FF
0 1 0 1 0 0 0 0 FF
0 1 1 0 0 0 0 0 FF
0 1 1 1 0 0 0 0 FF
1 0 0 0 0 0 0 0 FF
1 0 0 1 0 0 0 0 FF
1 0 1 0 0 0 0 0 FF
1 0 1 1 0 0 0 0 FF
1 1 0 0 0 0 0 0 FF
1 1 0 1 0 0 0 0 FF
1 1 1 0 0 0 0 0 FF
1 1 1 1 0 0 0 0 FF
0 0 0 0 0 0 0 1 00
0 0 0 1 0 0 0 1 00
0 0 1 0 0 0 0 1 00
0 0 1 1 0 0 0 1 00
0 1 0 0 0 0 0 1 00
0 1 0 1 0 0 0 1 00
0 1 1 0 0 0 0 1 00
0 1 1 1 0 0 0 1 00
1 0 0 0 0 0 0 1 00
1 0 0 1 0 0 0 1 00
1 0 1 0 0 0 0 1 FF
1 0 1 1 0 0 0 1 FF
1 1 0 0 0 0 0 1 FF
1 1 0 1 0 0 0 1 FF
1 1 1 0 0 0 0 1 FF
1 1 1 1 0 0 0 1 FF

Ingreso de la información en hexadecimal (Hex Workshop)

Multiplicación lógica bit a bit A.B

Para mostrar la multiplicación bit a bit se tener en cuenta que se debe cumplir con una
compuerta AND, es decir mientras el bit de A y el de B con la misma ponderación sean
uno (1) tendremos como resultado un uno (1), caso contrario será un cero (0). De la
misma manera necesario el resultado de la multiplicación bit a bit a hexadecimal para
poder visualizar en los diodos led.

Tabla de verdad de la compuerta AND

A B F
0 0 0
0 1 0
1 0 0
1 1 1
A1 A1 A1 A A A A A A A A A A D D D D D D D D
2 1 0 9 8 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 HEX
0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1
0 0 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 1 0 0 1 1 0 0 0 0 0 0 0 1 0 1
0 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 1 0 1 0 1 0 0 0 0 0 0 0 1 0 1
0 0 1 0 0 0 0 0 1 0 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 1 0 1 1 1 0 0 0 0 0 0 0 1 0 1
0 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 1 1 0 0 1 0 0 0 0 0 0 0 1 0 1
0 0 1 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 1 1 0 1 1 0 0 0 0 0 0 0 1 0 1
0 0 1 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 1 1 1 0 1 0 0 0 0 0 0 0 1 0 1
0 0 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 0 0 0 0 1 1 1 1 1 0 0 0 0 0 0 0 1 0 1

Ingreso de la información en hexadecimal (Hex Workshop)


Suma lógica bit a bit A+B

Para representar la suma bit a bit se considera el cumplimiento de la compuerta


universal OR, es decir si existe un uno lógico su resultado será uno. Mientras el bit de
entrada de A y de B con la misma ponderación sean cero (0) su salida será cero (0),
dicho resultado deberá ser visualizado a través de diodos led, considerando que el
ingreso en la memoria debe ser en hexadecimal.

Tabla de verdad de la compuerta OR

A B F
0 0 0
0 1 1
1 0 1
1 1 1

A1 A1 A1 A A A A A A A A A A D D D D D D D D
2 1 0 9 8 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 HEX
0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 0 1 0 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 1
0 0 1 0 1 0 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 2
0 0 1 0 1 0 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 3
0 0 1 0 1 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 4
0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 5
0 0 1 0 1 0 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 6
0 0 1 0 1 0 0 0 0 0 1 1 1 0 0 0 0 0 1 1 1 0 7
0 0 1 0 1 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 8
0 0 1 0 1 0 0 0 0 1 0 0 1 0 0 0 0 1 0 0 1 0 9
0 0 1 0 1 0 0 0 0 1 0 1 0 0 0 0 0 1 0 1 0 0 A
0 0 1 0 1 0 0 0 0 1 0 1 1 0 0 0 0 1 0 1 1 0 B
0 0 1 0 1 0 0 0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 C
0 0 1 0 1 0 0 0 0 1 1 0 1 0 0 0 0 1 1 0 1 0 D
0 0 1 0 1 0 0 0 0 1 1 1 0 0 0 0 0 1 1 1 0 0 E
0 0 1 0 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 F
0 0 1 0 1 0 0 0 1 0 0 0 0 0 0 0 0 0 0 0 1 0 1
0 0 1 0 1 0 0 0 1 0 0 0 1 0 0 0 0 0 0 0 1 0 1
0 0 1 0 1 0 0 0 1 0 0 1 0 0 0 0 0 0 0 1 1 0 3
0 0 1 0 1 0 0 0 1 0 0 1 1 0 0 0 0 0 0 1 1 0 3
0 0 1 0 1 0 0 0 1 0 1 0 0 0 0 0 0 0 1 0 1 0 5
0 0 1 0 1 0 0 0 1 0 1 0 1 0 0 0 0 0 1 0 1 0 5
0 0 1 0 1 0 0 0 1 0 1 1 0 0 0 0 0 0 1 1 1 0 7
0 0 1 0 1 0 0 0 1 0 1 1 1 0 0 0 0 0 1 1 1 0 7
0 0 1 0 1 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 1 0 9
0 0 1 0 1 0 0 0 1 1 0 0 1 0 0 0 0 1 0 0 1 0 9
0 0 1 0 1 0 0 0 1 1 0 1 0 0 0 0 0 1 0 1 1 0 B
0 0 1 0 1 0 0 0 1 1 0 1 1 0 0 0 0 1 0 1 1 0 B
0 0 1 0 1 0 0 0 1 1 1 0 0 0 0 0 0 1 1 0 1 0 D
0 0 1 0 1 0 0 0 1 1 1 0 1 0 0 0 0 1 1 0 1 0 D
0 0 1 0 1 0 0 0 1 1 1 1 0 0 0 0 0 1 1 1 1 0 F
0 0 1 0 1 0 0 0 1 1 1 1 1 0 0 0 0 1 1 1 1 0 F

Ingreso de la información en hexadecimal (Hex Workshop)

Complemento a 2 de A y B

Para representar el complemento a 2 del dato de entrada de A y de B se debe considerar


su complemento a 1 y sumarle a dicho resultado un uno (1), de tal manera que podamos
visualizar su complemento a través de diodos led. Previamente debemos realizar el
ingreso del resultado a la memoria en hexadecimal.

A1 A1 A1 A A A A A A A A A A D D D D D D D D
2 1 0 9 8 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 HEX
0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0
0 0 1 1 0 0 0 0 0 0 0 0 1 0 0 0 0 1 1 1 1 0 F
0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 0 0 1 1 1 0 0 E
0 0 1 1 0 0 0 0 0 0 0 1 1 0 0 0 0 1 1 0 1 0 D
0 0 1 1 0 0 0 0 0 0 1 0 0 0 0 0 0 1 1 0 0 0 C
0 0 1 1 0 0 0 0 0 0 1 0 1 0 0 0 0 1 0 1 1 0 B
0 0 1 1 0 0 0 0 0 0 1 1 0 0 0 0 0 1 0 1 0 0 A
0 0 1 1 0 0 0 0 0 0 1 1 1 0 0 0 0 1 0 0 1 0 9
0 0 1 1 0 0 0 0 0 1 0 0 0 0 0 0 0 1 0 0 0 0 8
0 0 1 1 0 0 0 0 0 1 0 0 1 0 0 0 0 0 1 1 1 0 7
0 0 1 1 0 0 0 0 0 1 0 1 0 0 0 0 0 0 1 1 0 0 6
0 0 1 1 0 0 0 0 0 1 0 1 1 0 0 0 0 0 1 0 1 0 5
0 0 1 1 0 0 0 0 0 1 1 0 0 0 0 0 0 0 1 0 0 0 4
0 0 1 1 0 0 0 0 0 1 1 0 1 0 0 0 0 0 0 1 1 0 3
0 0 1 1 0 0 0 0 0 1 1 1 0 0 0 0 0 0 0 1 0 0 2
0 0 1 1 0 0 0 0 0 1 1 1 1 0 0 0 0 0 0 0 1 0 1
0 0 1 1 0 0 0 0 1 0 0 0 0 1 1 1 1 0 0 0 0 F 0
0 0 1 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 F F
0 0 1 1 0 0 0 0 1 0 0 1 0 1 1 1 1 1 1 1 0 F E
0 0 1 1 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 0 1 F D
0 0 1 1 0 0 0 0 1 0 1 0 0 1 1 1 1 1 1 0 0 F C
0 0 1 1 0 0 0 0 1 0 1 0 1 1 1 1 1 1 0 1 1 F B
0 0 1 1 0 0 0 0 1 0 1 1 0 1 1 1 1 1 0 1 0 F A
0 0 1 1 0 0 0 0 1 0 1 1 1 1 1 1 1 1 0 0 1 F 9
0 0 1 1 0 0 0 0 1 1 0 0 0 1 1 1 1 1 0 0 0 F 8
0 0 1 1 0 0 0 0 1 1 0 0 1 1 1 1 1 0 1 1 1 F 7
0 0 1 1 0 0 0 0 1 1 0 1 0 1 1 1 1 0 1 1 0 F 6
0 0 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 0 1 0 1 F 5
0 0 1 1 0 0 0 0 1 1 1 0 0 1 1 1 1 0 1 0 0 F 4
0 0 1 1 0 0 0 0 1 1 1 0 1 1 1 1 1 0 0 1 1 F 3
0 0 1 1 0 0 0 0 1 1 1 1 0 1 1 1 1 0 0 1 0 F 2
0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 0 0 0 1 F 1

Ingreso de la información en hexadecimal (Hex Workshop)


Complemento a 1 de A y B

Para realizar el complemento a 1 de cada ingreso de A y B se debe sacarle el


complemento de cada uno de ellos, es decir de cada dato de entrada. Para pasarlo al
programa (hex workshop) es necesario que las líneas de datos la transformemos al
sistema hexadecimal.

A1 A1 A1 A A A A A A A A A A D D D D D D D D
2 1 0 9 8 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 HEX
0 0 1 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 F F
0 0 1 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 F E
0 0 1 1 1 0 0 0 0 0 0 1 0 1 1 1 1 1 1 0 1 F D
0 0 1 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 F C
0 0 1 1 1 0 0 0 0 0 1 0 0 1 1 1 1 1 0 1 1 F B
0 0 1 1 1 0 0 0 0 0 1 0 1 1 1 1 1 1 0 1 0 F A
0 0 1 1 1 0 0 0 0 0 1 1 0 1 1 1 1 1 0 0 1 F 9
0 0 1 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 F 8
0 0 1 1 1 0 0 0 0 1 0 0 0 1 1 1 1 0 1 1 1 F 7
0 0 1 1 1 0 0 0 0 1 0 0 1 1 1 1 1 0 1 1 0 F 6
0 0 1 1 1 0 0 0 0 1 0 1 0 1 1 1 1 0 1 0 1 F 5
0 0 1 1 1 0 0 0 0 1 0 1 1 1 1 1 1 0 1 0 0 F 4
0 0 1 1 1 0 0 0 0 1 1 0 0 1 1 1 1 0 0 1 1 F 3
0 0 1 1 1 0 0 0 0 1 1 0 1 1 1 1 1 0 0 1 0 F 2
0 0 1 1 1 0 0 0 0 1 1 1 0 1 1 1 1 0 0 0 1 F 1
0 0 1 1 1 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 F 0
0 0 1 1 1 0 0 0 1 0 0 0 0 1 1 1 0 1 1 1 1 E F
0 0 1 1 1 0 0 0 1 0 0 0 1 1 1 1 0 1 1 1 0 E E
0 0 1 1 1 0 0 0 1 0 0 1 0 1 1 1 0 1 1 0 1 E D
0 0 1 1 1 0 0 0 1 0 0 1 1 1 1 1 0 1 1 0 0 E C
0 0 1 1 1 0 0 0 1 0 1 0 0 1 1 1 0 1 0 1 1 E B
0 0 1 1 1 0 0 0 1 0 1 0 1 1 1 1 0 1 0 1 0 E A
0 0 1 1 1 0 0 0 1 0 1 1 0 1 1 1 0 1 0 0 1 E 9
0 0 1 1 1 0 0 0 1 0 1 1 1 1 1 1 0 1 0 0 0 E 8
0 0 1 1 1 0 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 E 7
0 0 1 1 1 0 0 0 1 1 0 0 1 1 1 1 0 0 1 1 0 E 6
0 0 1 1 1 0 0 0 1 1 0 1 0 1 1 1 0 0 1 0 1 E 5
0 0 1 1 1 0 0 0 1 1 0 1 1 1 1 1 0 0 1 0 0 E 4
0 0 1 1 1 0 0 0 1 1 1 0 0 1 1 1 0 0 0 1 1 E 3
0 0 1 1 1 0 0 0 1 1 1 0 1 1 1 1 0 0 0 1 0 E 2
0 0 1 1 1 0 0 0 1 1 1 1 0 1 1 1 0 0 0 0 1 E 1
0 0 1 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 0 E 0

Ingreso de la información en hexadecimal (Hex Workshop)

MEMORIA 2
Dentro de la memoria 2 se guardó la información correspondiente a la visualización del
resultado de la parte entera de la división y la activación del punto, mientras que para la
resta habilita el signo (-) cuando A<B.

Entradas de selección de la operación


operación

Memoria 2 001 Signo de la resta (A<B)


011 Parte entera de la división y el punto

Signo de la resta.

El display utilizado es ánodo común y las salidas de la memoria son conectadas


directamente.

Se necesita una activación en nivel bajo de g para mostrar el signo negativo (-) en el
display, por tanto es necesario realizar la siguiente codificación cuando A<B.

DISPLAY p g f e d c b a
Salidas memoria D7 D6 D5 D4 D3 D2 D1 D0 código HEX
1 0 1 1 1 1 1 1 BF

Por tanto, cuando A<B a la salida se tiene BF, caso contrario a la salida se tiene FF.
Partiendo de esta condición se genera la siguiente tabla.

A1 A1 A1 A A A A A A A A A A D D D D D D D D HE
2 1 0 9 8 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 X
0 0 0 0 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 0 0 0 0 1 0 1 1 1 1 1 1 B F
0 0 0 0 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 0 0 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 0 1 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 1 0 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 1 1 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 F F

Parte entera de la división y el punto

Para la activación del punto necesitamos un nivel bajo en la salida D7, por tanto para
todas las divisiones posibles a excepción de un valor sobre cero esta salida se activa en
nivel bajo. Para la codificación de los números enteros se realiza de la siguiente forma,
teniendo en cuenta la salida para el punto.

D7 D6 D5 D4 D3 D2 D1 D0 CODIGO
ENTERO DP G F E D C B A HEX
0 0 1 0 0 0 0 0 0 40
1 0 1 1 1 1 0 0 1 79
2 0 0 1 0 0 1 0 0 24
3 0 0 1 1 0 0 0 0 30
4 0 0 0 1 1 0 0 1 19
5 0 0 0 1 0 0 1 0 12
6 0 0 0 0 0 0 1 1 03
7 0 1 1 1 1 0 0 0 78
8 0 0 0 0 0 0 0 0 00
9 0 0 0 1 1 0 0 0 18
Con estas condiciones y obtenido cada uno de los enteros con la activación del punto en
el display. Se procede a realizar la tabla para cada caso de división. Cabe recalcar que
para divisiones sobre cero los display se apagan.
A1 A1 A1 A A A A A A A A A A D D D D D D D D
2 1 0 9 8 7 6 5 4 3 2 1 0 7 6 5 4 3 2 1 0 HEX
0 0 0 1 1 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 1 0 0 0 0 1 0 1 1 1 1 1 1 4 0
0 0 0 1 1 0 0 0 1 0 0 0 1 1 1 1 1 1 1 1 1 7 9
0 0 0 1 1 0 0 0 1 0 0 1 0 1 1 1 1 1 1 1 1 2 4
0 0 0 1 1 0 0 0 1 0 0 1 1 1 1 1 1 1 1 1 1 3 0
0 0 0 1 1 0 0 0 1 0 1 0 0 1 1 1 1 1 1 1 1 1 9
0 0 0 1 1 0 0 0 1 0 1 0 1 1 1 1 1 1 1 1 1 1 2
0 0 0 1 1 0 0 0 1 0 1 1 0 1 1 1 1 1 1 1 1 0 3
0 0 0 1 1 0 0 0 1 0 1 1 1 1 1 1 1 1 1 1 1 7 8
0 0 0 1 1 0 0 0 1 1 0 0 0 1 1 1 1 1 1 1 1 0 0
0 0 0 1 1 0 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 8
0 0 0 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 1 1 0 1 1 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 1 1 1 0 0 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 1 1 1 0 1 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 1 1 1 1 0 1 1 1 1 1 1 1 1 F F
0 0 0 1 1 0 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 F F

.Visualización de las Operaciones Aritméticas


Este bloque nos permite visualizar el dato de entrada de A como de B y el resultado de
la operación a efectuarse de acuerdo a las entradas de selección, recordando que solo se
puede visualizar la información de las operaciones aritméticas. Validado para el caso en
el que el ingreso ya sea de A o de B no sea un número BCD, como también si la
operación a realizarse ya no es aritmética.

Visualización de las Operaciones Lógicas

Para visualizar las operaciones lógicas se ha conectado 8 diodos led, los cuales permiten
mostrar el resultado la operación. Hay que considerar que mientras no se ejecute alguna
de las operaciones lógicas los diodos leds no se pueden encender.

Para visualizar la operación conocemos que mientras la entrada de selección S2 se


encuentre desactivada vamos a recibir en el inversor un nivel bajo lo que permitirá tener
como salida un nivel alto desactivando leds.

S2 ̅̅̅
S2 Vcc U9:A
0 1 1 1
1 0 1 0
Conclusiones