Digiiiiiii PDF

Ejercicio: Detector de
secuencia (1)
Se necesita un circuito detector de secuencias que active su
salida Z1 cuando se reciba la secuencia 10101, y su salida Z2
cuando se reciba la secuencia 10110. Se considera que las
secuencias pueden venir superpuestas. Utilizar flip-flops
tipo T. A “...0”
Circuitos Digitales EC1723
0 / 00
B “1”
1 / 00
1 / 10 E
0 / 00
C “10”
0 / 00
1 / 00 0 / 00 1 / 00
A B C D D “101”
1 / 00
E “1010”
0 / 00
0 / 01 F “1011”
X / Z1Z2 F
Universidad Simón Bolívar
Departamento de Electrónica y Circuitos 1 / 00
Prof. Juan. C. Regidor
Prof. Juan Claudio Regidor Universidad Simón Bolívar 3
Ejercicio: Detector de Ejercicio: Detector de

secuencia (2) secuencia (3)
0 / 00
Edo. actual Edo. Futuro, Z1 Z2 Transiciones
Codificado X=0 X=1 X=0 X=1
1 / 00
1 / 10 E A 000 000, 00 001, 00 000 00!
0 / 00
B 001 010, 00 001, 00 0!" 001
0 / 00
1 / 00 0 / 00 1 / 00 C 010 000, 00 011, 00 0"0 01!
A B C D D 011 100, 00 101, 00 !"" !"1
1 / 00
E 100 000, 00 011, 10 "00 "!!
0 / 00
F 101 010, 01 001, 00 "!" "01
0 / 01
X / Z1Z2 F
Edo. actual Edo. Futuro, Z1 Z2 Transiciones 1 / 00
Codificado X=0 X=1 X=0 X=1

A 000 000, 00 001, 00 000 00!
B 001 010, 00 001, 00 0!" 001
C 010 000, 00 011, 00 0"0 01!
D 011 100, 00 101, 00 !"" !"1
E 100 000, 00 011, 10 "00 "!!
T2 = Q1·Q0 + Q2 T1 = X'·Q0 + X·Q2·Q0' + X'·Q1 + Q1·Q0 T0 = X·Q0' + X'·Q0 = X#Q0
F 101 010, 01 001, 00 "!" "01
Prof. Juan Claudio Regidor Universidad Simón Bolívar 4 Prof. Juan Claudio Regidor Universidad Simón Bolívar 5
Ejercicio: Detector de
Inicio
secuencia (4)
Edo. actual Edo. Futuro, Z1 Z2 Transiciones
Codificado X=0 X=1 X=0 X=1 El estado inicial suele asignarse de tal modo que
A 000 000, 00 001, 00 000 00!
B 001 010, 00 001, 00 0!" 001
todos los flip-flops estén en cero o en uno, y se usan
C 010 000, 00 011, 00 0"0 01! las entradas de Clear o Preset para iniciar el circuito.
D 011 100, 00 101, 00 !"" !"1
E 100 000, 00 011, 10 "00 "!! Vcc Vcc
F 101 010, 01 001, 00 "!" "01

Pr Pr
D Q D Q
Vcc
C Q' C Q'
Clr Clr
INICIO
Z1 = X·Q2·Q0' Z2 = X'·Q2·Q0
Prof. Juan Claudio Regidor Universidad Simón Bolívar Prof. Juan Claudio Regidor Universidad Simón Bolívar 7
Diseño con un flip-flop Diseño con un flip-flop

por estado (one-hot) por estado
La idea es usar un flip-flop tipo D para representar El diseño del circuito es una copia directa del
cada estado de la máquina. El flip-flop que esté en diagrama de estados:
uno corresponde al estado actual. X=1, S=0 X=0, S=0 X=0, S=0
X'
Bifurcación: X=0 Di Qi X=0, S=0 X=1, S=0 X=0, S=0
A B C D
Ei
X=1 X
C Qi'
X=1, S=1
X=1, S=0
Confluencia: X X' X' X
DA QA DB QB DC QC DD QD
Di Qi
X' X X X'
Ei C C C C
C Qi'
por estado por estado: Inicio
Las ecuaciones de excitación de cada flip-flop pueden El flip-flop que represente al estado inicial debe
leerse de las “flechas” que llegan a cada estado: cargarse con un “uno” y todos los demás deben
X=1, S=0 X=0, S=0 X=0, S=0 ponerse en “cero”.
X=0, S=0 X=1, S=0 X=0, S=0

D
La inicialización puede hacerse asíncronamente
A B C
mediante las entradas de preset y clear, o de manera
X=1, S=1
síncrona con compuertas adicionales a la entrada de
X=1, S=0
los flip-flops.
DA = X·QA + X·QC! ! ! DB = Xʼ·QA + Xʼ·QB + Xʼ·QD
DC = X·QB + X·QD! ! ! DD = Xʼ·QC ! ! ! S = X·QD

por estado por estado: Ejemplo
0 / 00
Ventajas:
1 / 00
1 / 10 E
0 / 00
Simplicidad y rapidez del diseño. 1 / 00 0 / 00 1 / 00

0 / 00
A B C D
1 / 00
Es más fácil depurar el circuito. 0 / 00
0 / 01
X / Z1Z2 F
Especialmente útil cuando hay muchas entradas que 1 / 00
no están activas todo el tiempo. DA = Xʼ·QA + Xʼ·QC + Xʼ·QE DE = X´·QD
Desventajas: DB = X·QA + X·QB + X·QF DF = X·QD
DC = Xʼ·QB + Xʼ·QF! Z1 = X·QE
Cantidad excesiva de flip-flops.
DD = X·QC + X·QE Z2 = Xʼ·QF
Ejercicio con un flip-flop Ejercicio con un flip-flop
por estado (1) por estado (2)
Y' / 00
Implementar el diagrama de estados de la figura Entradas / Z1 Z2
Y / 10 E
mediante el método de un flip-flop por estado. Y / 00
S' / 00 Z / 00
Escribir las ecuaciones de entrada de los flip-flops X.Y / 00
S / 00 Y' / 00 X / 00 X.Y' / 00
tipo D y las expresiones para las salidas Z1 y Z2. A B C D F
X'.Y' / 00 X'.Y / 10
Y' / 00 X' / 00
Z' / 00
Entradas / Z1 Z2
Y / 10 E X'.Z' / 00 Z' / 01 H
Z / 01
Y / 00 Z / 00 G
S' / 00 X.Z' / 00
X.Y / 00 Z / 00
S / 00 Y' / 00 X / 00 X.Y' / 00
A B C D F
X'.Y' / 00 X'.Y / 10
DA = QG·X·Z' + QE·Y' + QA·S' DE = QF·Z + QD·X·Y Z1 = QE·Y + QD·X'·Y
X' / 00
Z' / 00 DB = QH·Z + QG·X'·Z' + QB·Y + QA·S DF = QD·X·Y' Z2 = QH·Z' + QG·Z
X'.Z' / 00 Z' / 01
Z / 01
H DC = QH·Z' + QB·Y' DG = QC·X'
G
X.Z' / 00 Z / 00 DD = QE·Y + QD·X'·Y' + QC·X DH = QG·Z + QF·Z' + QD·X'·Y
Control de Semáforo (1) Control de Semáforo (2)

La figura muestra el esquema de una intersección de Especificaciones:
dos calles, una principal y otra secundaria. Hay dos
detectores de vehículos, Dp y Ds, los cuales indican la La luz verde principal Vp se debe mantener encendida
presencia de un automóvil esperando en la vía principal por un mínimo de 30 segundos y continuar encendida
o en la secundaria, respectivamente. hasta que el detector Ds señale la presencia de un
Hay también pulsadores que pueden ser automóvil en la vía secundaria o hasta que un peatón
operados por un peatón que desee cruzar accione el pulsador Pp. Se enciende simultáneamente
la calle principal (los pulsadores Pp) o la la luz roja secundaria, Rs.
secundaria (los Ps); los pulsadores
correspondientes se conectan a com- La luz amarilla principal Ap se enciende durante 5
puertas OR, de modo que cada grupo se segundos, manteniéndose encendida Rs.
puede tratar como una señal única.
Especificaciones (cont.): Se dispone de dos temporizadores (monoestables no

La luz verde secundaria Vs se debe mantener redisparables, activados por frente de subida), uno de
encendida por un mínimo de 15 segundos y continuar 5 segundos (entrada I5, salida T5) y otro de 15
encendida hasta que el detector Dp señale la presencia segundos (entrada I15, salida T15)
de un automóvil en la vía principal o hasta que un
peatón accione el pulsador Ps. Se enciende
simultáneamente la luz roja principal, Rp.
La luz amarilla secundaria As se enciende durante 5
segundos, manteniéndose encendida Rp.
Se repite el ciclo indefinidamente.

T15 T15 (Ds + Pp)' T5 T15 T15 (Ds + Pp)' T5
DA = QA·T15 + QG·T5ʼ
T15' / I15 T15' Ds + Pp / I5 T15' / I15 T15' Ds + Pp / I5
A B C D A B C D DB = QA·T15ʼ + QB·T15
T5' / I15 T5' / I15 DC = QB·T15ʼ + QC·(Ds + Pp)ʼ
T5' / I15 T5' / I15
DD = QD·T5 + QC·(Ds + Pp)
Dp + Ps / I5 T15' Dp + Ps / I5 T15'
G F E
DE = QE·T15 + QD·T5ʼ
G F E
DF = QE·T15ʼ + QF·(Dp + Ps)ʼ
T5 (Dp + Ps)' T15

DG = QG·T5 + QF·(Dp+ Ps)
T5 (Dp + Ps)' T15
Estado A B C D E F G Estado A B C D E F G
Salidas Vp, Rs Vp, Rs Vp, Rs Ap, Rs Vs, Rp Vs, Rp As, Rp Salidas Vp, Rs Vp, Rs Vp, Rs Ap, Rs Vs, Rp Vs, Rp As, Rp
wloop:
if( suma < numero ) {
impar += DOS;
suma += impar;
raiz ++;
Control de Semáforo (7) if( suma < 0 )

return raiz ; Camino de
// Puede ser un 'Halt'
goto wloop;
Banco de
Datos
}
T15 T15 (Ds + Pp)' T5 registros
Vp = QA return
+ QB +raiz
QC ; // Puede ser un 'Halt'
}
A
T15' / I15
B
T15'
C
Ds + Pp / I5
D
Ap = QD
(Data Path)
Rp = QE + QF + QG
T5' / I15 Vs = QE + QF
T5' / I15
As = QG Control de la ULA
Dp + Ps / I5 T15'
S2S1S0 Operación
G F E Rs = QA + QB + QC + QD 0 0 0 A+B
0 0 1 A–B
I5=QC·(Ds+Pp)+QF·(Dp+ Ps)
0 1 0 A+1
I15=QA·T15ʼ+QD·T5ʼ+QG·T5ʼ 0 1 1 A–1
T5 (Dp + Ps)' T15
1 0 0 A AND B
1 0 1 A OR B
Estado A B C D E F G 1 1 0 NOT A
Salidas Vp, Rs Vp, Rs Vp, Rs Ap, Rs Vs, Rp Vs, Rp As, Rp 1 1 1 A
Z: Salida, vale 1 si el resultado de la

operación es 0
N: Salida, vale 1 si el resultado es negativo
wloop:
Control
if( del Banco
suma de Registros
< numero ) {
Señal impar += DOS;
REA sumaEnable
Read += impar;
A
raiz ++;
REB Read Enable B
Camino de
WE Write Camino de Datos
Enable< 0 )
if( suma
DirA[2..0] Dirección lectura
return A (3;bits)// Puede ser un 'Halt'
raiz
DirB[2..0] Dirección lectura B (3 bits)
goto wloop;
Banco de }
Datos registros
DirW[2..0] Dirección escritura (3 bits)
return raiz ; // Puede ser un 'Halt'
}
(Data Path)
Edo. Adw(2:0) AdA(2:0) AdB(2:0) WE Sm S(2:0) LF OE
Los registros (Banco, Figura 2 0 000XXXXXX1011100
Salida, Flags) se cargan JCR/MPO/LGU

1 0010010011100100 Control de la ULA
2 001001XXX1101000 S2S1S0 Operación
con el frente de subida 0 0 0 A+B
3 010001XXX1101000
del reloj. El período de 0 0 1 A–B
4 0110010101100000 0 1 0 A+1
éste debe ser lo bastante 5 1000110101100000 0 1 1 A–1
1 0 0 A AND B
largo como para per- 6 1111001001100000
1 0 1 A OR B
7 XXX0001110100110
mitir que se completen 1 1 0 NOT A
8 1100000001100000 1 1 1 A
todas las operaciones. 9 110110XXX1101001
10 Regidor
Prof. Juan Claudio 1 1 0 1 1 0 X X XUniversidad
1 1 0 1 1Simón
0 1 Bolívar 26
operación es 0
Control del Banco de Registros

Camino de Camino de Datos: Ejercicio
// Puede ser un 'Halt'
Datos Banco de
registros
// Puede ser un 'Halt' Dibujar un diagrama
de estados para
ejecutar la operación: El siguiente algoritmo, escrito en lenguaje “C”,
Salida = Entrada*R4+R3; produce la parte entera de la raíz cuadrada de un
Control de la ULA
S2S1S0 Operación número. Hacer un diagrama de estados que lo
0 0 0 A+B materialice, de la manera más fiel posible, sobre el
0 0 1 A–B
0 1 0 A+1 “camino de datos” mostrado antes. El “NUMERO” se
0 1 1 A–1
1 0 0 A AND B
supone cargado previamente en el registro R7.
1 0 1 A OR B
1 1 0 NOT A
1 1 1 A

operación es 0
Control del Banco de Registros

Señal
REA Read Enable A
REB Read Enable B
WECamino de Datos: Ejercicio
Write Enable
DirA[2..0] Dirección lectura A (3 bits)
Camino de Datos: Ejercicio
DirB[2..0] Dirección lectura B (3 bits)
DirW[2..0] Dirección escritura (3 bits)
#define NUMERO 38 // Número está cargado en el registro R7
int Sqrt( int numero )

En cierta fábrica, una banda trasportadora que corre a 1
{ m/s lleva dos tipos de cajas: las tipo "A" de 50 cm. de
int suma, raiz, impar, DOS;
longitud, y las tipo "B", de 80 cm. Usando el camino de
suma = raiz = 0;
Figura 2 impar = suma + 1; datos anterior, se desea diseñar un sistema que realice las
DOS = impar + 1;
siguientes operaciones:
wloop:
if( suma < numero ) { Cada vez que haya pasado una caja se debe activar la
impar += DOS;
suma += impar; salida del camino de datos, con el valor 0 si pasó una caja
raiz ++;
if( suma < 0 )
"A" y 1 si fue una tipo "B".
return raiz ; // Puede ser un 'Halt'
goto wloop; Se desea llevar la cuenta del número total de cajas (en R5),
}
return raiz ; // Puede ser un 'Halt' número de cajas tipo "A" (en R6) y número de cajas
} tipo "B" (en R7).
Camino de Datos: Ejercicio ROM
Memoria de sólo lectura (Read Only Memory)
ROM: programable en la fabricación

La cinta tiene un sensor óptico que detecta la
interrupción de un rayo de luz al paso de una caja. La PROM: programable una vez por el usuario
salida de este sensor se lleva a la entrada del camino de EPROM: borrable con luz ultravioleta
datos (bit 0). El reloj del controlador tiene un período de
0,01 s. Escriba un diagrama de estados que cumpla con EEPROM o E2PROM: borrable eléctricamente; el ciclo
las condiciones pedidas. de borrado es mucho más lento que el de escritura
Flash memory: E2PROM borrable y programable por

bloques
Control microprogramado Control microprogramado 2

Y
S'
Clr S Y' X
Clr Clk Lectura Control 0 1 2 3
ROM Disponible Contador
Contador Progra-
Progra- X'
mable
mable ROM Clk Z'
Clk CE Load 4
CE Load Z
1 D0
S
X
Y' MUX
Condición Inc. Z 8:1
MUX
... Clk Registro
verdadera
.
Edo. 0 D7
Act. 3
Condición Condición
Condición
Salto
falsa
Señales 3
Salto de control Salto
Control microprogramado 2
Y
S'
Clr S Y' X
0 1 2 3
Contador
Progra-
X'
mable
Clk Z'
CE Load 5 Z
4
1 D0
S Edo. Actual Condición Salto
X
Y' MUX 0 0 0 0 0 1 0 0 0
Z 8:1
0 0 1 0 1 1 0 0 1
0 D7 0 1 0 0 1 0 1 0 0
3
Condición 0 1 1 0 0 0 x x x
3 1 0 0 1 0 0 0 0 1
Salto 1 0 1 1 1 1 0 0 0

Digiiiiiii PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Digiiiiiii PDF

Cargado por

Copyright:

Formatos disponibles

Ejercicio: Detector de

Ejercicio: Detector de Ejercicio: Detector de

Codificado X=0 X=1 X=0 X=1

F 101 010, 01 001, 00 "!" "01

Diseño con un flip-flop Diseño con un flip-flop

X=0, S=0 X=1, S=0 X=0, S=0

DC = X·QB + X·QD! ! ! DD = Xʼ·QC ! ! ! S = X·QD

Diseño con un flip-flop Diseño con un flip-flop

Simplicidad y rapidez del diseño. 1 / 00 0 / 00 1 / 00

Control de Semáforo (1) Control de Semáforo (2)

Especificaciones (cont.): Se dispone de dos temporizadores (monoestables no

Control de Semáforo (5) Control de Semáforo (6)

T5 (Dp + Ps)' T15

Control de Semáforo (7) if( suma < 0 )

Z: Salida, vale 1 si el resultado de la

Los registros (Banco, Figura 2 0 000XXXXXX1011100

Salida, Flags) se cargan JCR/MPO/LGU

Control del Banco de Registros

Z: Salida, vale 1 si el resultado de la

Control del Banco de Registros

int Sqrt( int numero )

Memoria de sólo lectura (Read Only Memory)

ROM: programable en la fabricación

Flash memory: E2PROM borrable y programable por

Control microprogramado Control microprogramado 2

Prof. Juan Claudio Regidor Universidad Simón Bolívar 34

También podría gustarte