BALOTARIO GRUPO 2

CAPITULO 2: SEGMENTACION DE CAUCE Y PROCESADORES SEGMENTADOS

1. Defina segmentación de cauce.

Téé cnica général qué pérmité auméntar él réndimiénto dél sistéma al qué sé aplica.

2. Que es un procesador segmentado?

Procésador cuya arquitéctura sé impléménta a travéé s dé un circuito ségméntado, capaz dé
procésar varias instruccionés.

3. En que se basa una implantación segmentada del sistema

Sé basa én dividir la éjécucioé n dé la opéracioé n én una sérié dé fasés qué é réalizan dé déspuéé s dé la
otra y én rédisénñ ar él sistéma dé forma qué cada una dé ésas fasés sé éjécuté indépéndiénté dé las
otras.
4. Defina Productividad
Sé définé como él nué méro dé opéracionés qué sé éjécutan por unidad dé tiémpo.

5. En un cauce como se determina el tiempo de etapa t?

Sé obtiéné como él maé ximo dé los tiémpos dé procésamiénto dé las étapas maé s él rétardo asociado
a la carga dé régistro.

6. Como se puede definir la eficiencia para un procesador segmentado?

Es la rélacioé n éntré la ganancia dé vélocidad qué proporciona él caucé y él nué méro dé étapas dél
mismo.

7. ¿En qué consiste la técnica de salto retardado y de qué depende?

Consisté én situar én los huécos instruccionés qué sé téngan qué éjécutar antés qué la instruccioé n
dé salto y qué séan indépéndiéntés dé élla, con ésto él caucé puédé términar una instruccioé n por
ciclo, méjorando él réndimiénto.
8. de que depende la técnica de salto retardado?
La aplicacioé n dé ésta téé cnica dé salto rétardado dépéndé dé las caractéríésticas dél procésador én
lo qué réspécta a la políética dé anulacioé n dé instruccionés captadas érroé néaménté én los saltos.

9. Cuáles son las políticas de anulación de instrucciones captadas erróneamente en los saltos
que pueden implementar los procesadores segmentados?

10. ¿Las instrucciones de carga y almacenamiento son mas frecuentes en que tipo de
arquitecturas RISC o CISC?
 Las opéracionés dé carga y almacénamiénto son opéracionés frécuéntés y mas én coé digos RISC
qué én CISC ,En RISC sé puédé éncontrar éntré un 25 % y un 35% dé cargas y un 10 % dé
almacénamiéntos.
11. Cómo se realiza el proceso de carga (load ) en los Risc?
En Procésadorés RISC ésto sé hacé én dos pasos:
1.-Sé captan los conténidos dé los régistros dondé éstaé la informacioé n nécésaria para calcular la
diréccioé n.
2.-y sé calcula la diréccioé n éféctiva a partir dé dichos conténidos
12. Cómo se realiza el proceso de carga (load ) en los Cisc ?
En Procésadorés CISC, és maé s difíécil détérminar la diréccioé n dé mémoria éféctiva
Sé puédé nécésitar captar los conténidos dé varios régistros y réalizar caé lculos divérsos én caso dé
diréccionamiéntos indéxados, con autoincréméntos, diréccionés rélativas, étc

13. ¿Cuántas y cuáles son las etapas para un cauce RISC típico?
Tiéné cuatro étapas:
 Captacioé n dé la instruccioé n (IF)
 Décodificacioé n dé la instruccioé n y captacioé n dé los opérandos dé los régistros (ID)
 Ejécucioé n dé la opéracioé n codificada (EXE o ALU)
 Escritura dé los résultados én él fichéro dé régistros (WB)

14. En el caso de cauces CISC, éstos pueden ser de 6 etapas. Nombre dichas etapas en orden.
Caucé dé 6 étapas: Captacioé n dé la instruccioé n (IF), décodificacioé n dé la instruccioé n y captacioé n dé
los opérandos (ID), caé lculo dé la diréccioé n (A dé addréss), accéso a mémoria (MEM o C, dé accéso a
cachéé ), éjécucioé n dé la opéracioé n (EXE) y éscritura dél résultado én él régistro (WB).

15. Si el cauce es de 5 etapas ¿Qué etapas se unen en una sola?

Para él caucé dé 5 étapas, sé unén las étapas EXE y C.

16. Cuando se habla de un cauce único?

Las instruccionés son procésadas por él mismo caucé fíésico.

17. Cuando se habla de un doble?

Cuando sé préséntan dos caminos altérnativos én una ciérta étapa dél caucé principal.

18. Cuando se habla de un multiple?

Cuando sé préséntan maé s dé dos caminos altérnativos para una étapa dél caucé. Usa unidadés
funcionalés diféréntés.

19. Cuál es la diferencia entre la resolución estática y la resolución dinámica?

La résolucioé n éstaé tica hacé uso dél compilador (softwaré)
La résolucioé n dinaé mica hacé uso dé éléméntos hardwaré (caminos dé bypass)

20. Qué es latencia media?

Es él intérvalo dé tiémpo médio én él qué inician o términan opéracionés én él caucé.
21. Cómo se identifican ciclos avariciosos?
Para construir un ciclo avaricioso sé parté dé un éstado y sé toma él camino qué implica iniciar la
opéracioé n éspérando él tiémpo míénimo posiblé. Es décir, tomando él arco corréspondiénté a la
laténcia no prohibida maé s péquénñ a dél éstado. Sé pasa a un nuévo éstado y sé sigué él mismo
procédimiénto hasta qué sé ciérra él ciclo

22. Cuál es el procedimiento para determinar el diagrama de estados de un cauce

multifuncional?
El procédimiénto para détérminar él diagrama dé éstados és similar al caso unifuncional, la
diféréncia és qué ahora, si la instruccioé n qué sé introducé és dél tipo A, éntoncés habraé qué hacér
la opéracioé n bit a bit con la matriz dé colisionés A y si és dél tipo B, la opéracioé n sé haraé con la
matriz dé colisionés B.

23. Cuál sería la política mas adecuada para diseñar la unidad de control en un cauce
multifuncional?
Lo maé s razonablé séríéa utilizar una políética dé tipo avaricioso, dé forma qué, én cada éstado,
cuando sé ténga qué iniciar una instruccioé n dé un tipo détérminado, sé éspéré él míénimo nué méro
dé intérvalos para qué no haya colisionés.

24. A que se denomina cauce lineal,

En un caucé linéal una opéracioé n dada utiliza cada una dé las étapas dél caucé solo una véz, todas
las étapas tiénén la misma duracioé n y sé utilizan én él mismo ordén por todas las opéracionés.

25. y cuales son los criterios que cumplen los cauces que no se ajustan al esquema de cauce
lineal
Critérios qué cumplén los caucés qué no sé ajustan al ésquéma dé caucé linéal:
*Algunas étapas qué sé vuélvén a réutilizar por una misma opéracioé n
*Hay étapas qué nécésitan varios ciclos dé réloj
*Una misma opéracioé n puédé utilizar maé s dé una étapa al mismo tiémpo
*El ordén én qué sé visitan las étapas puédé cambiar dé una opéracioé n otra (caucés
multifuncionalés)
*Puédé éxistir dépéndéncias éntré las opéracionés qué sé introducén én él caucé, dé forma qué él
ordén én qué una opéracioé n visité las étapas cambié dinaé micaménté (caucés dinaé micos
multifuncionalés)

26. En la unidad aritmética TI-ASC, en que operación aritmética se hace uso de todas las etapas
del cauce aritmético.
Sé hacé uso dé todas las étapas dé la unidad aritméé tica TI-ASC én la opéracioé n aritméé tica dé
producto éscalar dé véctorés én coma flotanté.

27. Si se tiene un acumulador segmentado y no segmentado, en el caso que se realice n

acumulaciones donde n es muy grande, cual de los tipos de acumulador seria mejor usar y a
que se aproximaría su ganancia de velocidad.
Séríéa méjor hacér uso dél acumulador ségméntado ya qué sé obténdríéa con él una ganancia dé
vélocidad cércana al numéro dé bits dé los résultados siémpré y cuando sé suponga qué él rétardo
asociado al biéstablé mas él dél régistro dé désacoplo és suficiéntéménté péquénñ o (T FF +t)
comparado con él tiémpo dél sumador compléto TFA

28. Que nos permite conocer el diagrama de estados que se construye a partir de la tabla de
reservas
El diagrama dé éstados nos pérmité conocér cada moménto cuanto tiémpo hay qué éspérar para
iniciar la siguiénté opéracioé n péndiénté sin qué sé produzca colisionés.
29. ¿Cómo afecta el procesamiento de las interrupciones y las excepciones al rendimiento del
procesador segmentado?
Afécta négativaménté al ocasionar una ruptura én él flujo continuo dé las instruccionés dé un
programa

30. ¿A grandes rasgos existen dos tipos de interrupciones?

Intérrupcionés por Hardwaré
Intérrupcionés por Softwaré

Las interrupciones generadas por el propio procesador para indicar una condición de error
son:
Las Excépcionés

31. Según se atienda las interrupciones respetando el orden de ejecución de las

interrupciones o no se habla de:
Intérrupcionés Précisas
Intérrupcionés Imprécisas

32. Como se desarrolla una implementación precisa de interrupciones?

Haciéndo qué tardé én aténdérsé la intérrupcioé n hasta q ésta llégué a la ué ltima étapa y no
réspéta él ordén témporal én él qué sé producén las intérrupcionés

33. ¿Qué arquitecturas suponen un rediseño de arquitectura RISC par obtener mejores
prestaciones?
- ARM dé Advancéd RISC Machinés
- SH dé Hitachi

34. ¿A qué mercado se dirige principalmente la familia de procesadores ARM?

Al mércado dé los sistémas émbébidos

35. ¿Cuál es la potencia disipada por las arquitecturas ARM ?

Esta alrédédor dé 2 watios, dé forma qué puédén incluirsé én los computadorés dé bolsillo y otros
dispositivos similarés

36. ¿Qué nombre recibe la codificación compacta del conjunto de instrucciones ARM?
Esta codificacioé n récibé él nombré dé instruccionés thumb

37. ¿Cuál es el principal problema que presenta el procesador ARM7TDMI?

El principal probléma qué présénta él caucé dé trés étapas qué utilizaban los procésadorés dé
ARM inicialménté éstaé rélacionado con él dénominado cuéllo dé botélla dé Von Néumann

38. Enumere las partes del cauce de 5 etapas en los procesadores ARM
 Captacioé n dé instruccionés (fétch)
 Décodificacioé n /captacioé n dé opérandos (décodé)
 Ejécucioé n/calculo dé diréccionés én la ALU (éxécutéd)
 Accéso a mémoria
 Escritura

39. ¿De que depende la productividad del cauce?

Existéncia dé una fuénté continua dé opéracionés a réalizar
Existéncia dé un procédimiénto éficaz para la planificacioé n dé caucé

40. ¿Porque la unidad funcional es también segmentada?

Para évitar los problémas dé colisionés ya qué cada instruccioé n éstaríéa én un étapa diférénté dé la
unidad ségméntada én véz dé tratar dé usarla toda a la véz.