Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

UNIVERSIDAD NACIONAL MAYOR DE SAN MARCOS

(Universidad del Perú, DECANA DE AMÉRICA)
ESCUELA DE PRE GRADO
FACULTAD DE INGENIERIA ELECTRONICA

“Laboratorio de VHDL: Modulo FPGA DE2-115”

PROCESAMIENTO DIGITAL DE SEÑALES

Presentada por:
WILLY VASQUEZ BARZOLA
06190121

Lima - Perú
2017
Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Chapter 01 :Digital Systems, FPGAs and the Design Flow.....................................................................3

Objetivos...................................................................................................................................................3
Procedimiento...........................................................................................................................................3
Resultados.................................................................................................................................................4
Chapter 02 :HDL Based Designs................................................................................................................5
Objetivos...................................................................................................................................................5
Procedimiento...........................................................................................................................................5
Resultados.................................................................................................................................................6
Chapter 03 :Hierarchical Design................................................................................................................7
Objetivos...................................................................................................................................................7
Procedimiento...........................................................................................................................................7
Resultados.................................................................................................................................................8
Chapter 04 :Multiplexer and Demultiplexer.............................................................................................9
Objetivos...................................................................................................................................................9
Procedimiento...........................................................................................................................................9
Resultados...............................................................................................................................................10
Chapter 05 :Code Converters...................................................................................................................11
Objetivos.................................................................................................................................................11
Procedimiento.........................................................................................................................................11
Resultados...............................................................................................................................................12
Chapter 06 :Sequential Circuits, Latches and Flip-Flops......................................................................13
Objetivos.................................................................................................................................................13
Procedimiento.........................................................................................................................................13
Resultados...............................................................................................................................................14
Chapter 07 :Synthesis of Finite State Machines.....................................................................................15
Objetivos.................................................................................................................................................15
Procedimiento.........................................................................................................................................15
Resultados...............................................................................................................................................16
Chapter 08 :Using Finite State Machines as Controllers.......................................................................17
Objetivos.................................................................................................................................................17
Procedimiento.........................................................................................................................................17
Resultados...............................................................................................................................................18
Chapter 09 :More on Processes and Registers........................................................................................19
Objetivos.................................................................................................................................................19
Procedimiento.........................................................................................................................................19
Resultados...............................................................................................................................................19
Chapter 10 :Arithmetic Circuits...............................................................................................................20
Objetivos.................................................................................................................................................20
Procedimiento.........................................................................................................................................20
Resultados...............................................................................................................................................21
Conclusiones...............................................................................................................................................22
Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Chapter 01 :Digital Systems, FPGAs and the Design Flow

Objetivos
- Interactuar con el programa Quartus II
- Creación de proyecto, crear un esquema digital
- Asignación de pines y correr programa en modulo FPGA
- Proyecto: half-adder
Procedimiento

Creación de diseño

Asignación de pines
Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Pasar el programa al modulo

Resultados

Resultado exitoso se cumplió la tabla de verdad para el halfadder

Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Chapter 02 :HDL Based Designs

Objetivos
- Creación de un diseño digital usando lenguaje VHDL
- Proyecto: half-adder
- Proyecto: Interaccion con LCD del modulo
Procedimiento

Archivo vhd para half-adder

Archivo vhd para control de LCD

Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Resultados

Verificacion de la tabla de verdad de half-adder

Control de LCD
Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Chapter 03 :Hierarchical Design

Objetivos
- Diseño Jerarquico en vhd
- Proyecto: unión de bloques vhd (c1,c2,c3,c4)
Procedimiento

Archivos del proyecto

Archivo principal que importa los demás componentes

Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Esquema a implementar
Resultados

Cumplimiento de la tabla de Verdad

Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Chapter 04 :Multiplexer and Demultiplexer

Objetivos
- Manejo de multiplexores en vhd
- Proyecto: selector de resultado C1,C2,C3 usando demultiplexor
Procedimiento

Esquema a implementar

Archivo principal
Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Multiplexor selector

Resultados

Cumplimiento de las salidas usando los selectores

Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Chapter 05 :Code Converters

Objetivos
- Uso de displays 7 segmentos usando decoder
- Proyecto: agregar display 7 segmentos a la salida del multiplexor anterior
Procedimiento

Esquema a implementar

Archivos del proyecto

Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Archivo decodificador

Resultados

Verificación en display
Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Chapter 06 :Sequential Circuits, Latches and Flip-Flops

Objetivos
- Implementacion de Flip-Flop, Latches
- Proyecto: agregar registros previos a los displays
Procedimiento

Esquema a implementar

Archivos del proyecto

Líneas de programación que realizan el registro

Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Resultados
Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Chapter 07 :Synthesis of Finite State Machines

Objetivos
- Introducción a máquina de estados con vhdl
- Proyecto: contador ascii de abecedario
Procedimiento

Esquema a implementar

Archivos del programa

Estados del proyecto

Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Archivo principal del programa

Resultados

Resultados en código ascii

Chapter 08 :Using Finite State Machines as Controllers

Objetivos
- Uso de controles en maquina de estados
Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

- Controlar los registros del proyecto anterior con vhdl

Procedimiento

Diseño a implementar

Archivos del programa

Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Control de máquina de estados

Registro de 8 bits
Resultados

Chapter 09 :More on Processes and Registers

Objetivos
- Implementacion de registros y desplazamiento
- Proyecto: implementación de las operaciones multiplicación y división entre “2”
Procedimiento

Diseño a implementar
Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Plantilla de registro

Resultados

Chapter 10 :Arithmetic Circuits

Objetivos
- Tratamiento de half-adder, full-adder, Ripple carry adder
- Proyecto: Modificacion del resultado en la operación suma
Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Procedimiento

Diseño a implementar

Archivos del proyecto

Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Archivo principal del proyecto

Nuevo bloque de suma

Resultados
Synthesizable VHDL Design for FPGAs Procesamiento Digital de Señales

Conclusiones

- Se interactuó con el módulo FPGA

- Se llevó a la práctica diversos conocimientos en sistemas digitales.

- Se resalta la importancia del datasheet para la correcta asignación de pines

- Se resalta la importancia del diseño previo del esquema para implementar el

código.

- Se resalta la importancia del diseño jerarquico, ya que permite mantener orden y

diagnóstico de errores.