FISICA ELECTRONICA

Paso 4 - Explorar los fundamentos y aplicaciones de la Electrónica Digital

APORTE INDIVIDUAL

PRESENTADO POR:

SANDRA PATRICIA SANABRIA HERNANDEZ

C.C. No.39.573270

TUTOR:

LEONARDO ANDRES PEREZ

GRUPO
100414_169

UNIVERSIDAD NACIONAL ABIERTA Y A DISTANCIA

“UNAD”

BOGOTA, 25 DE NOVIEMBRE DE 2017

Actividad individual

1. Cada integrante del grupo debe elegir una de las siguientes funciones
Booleanas, simplificarlas, implementar el circuito asociado y dibujar el
diagrama de tiempos correspondiente. Haciendo la comprobación en el
simulador y marcando las simulaciones con sus datos personales.

 BC’D+ACD+BC’+AC’D+BCD

BC’(D+1)+AD(C+C’)+BCD DISTRIBUTIVA

BC’+AD+BCD ABSORCION Y COMPLEMENTO

B(C’+CD)+AD DISTRIBUTIVA

B(C’+C)(C’+D)+AD DISTRIBUTIVA

B(C’+D)+AD COMPLEMENTO

BC’ +BD+AD DISTRIBUTIVA

Implementación del circuito original

Implementacion del circuito Simplificado

2. Realice el montaje de los siguientes circuitos y a partir del datasheet de cada uno
de los integrados, describa el funcionamiento de los mismos, identificando que tipo
de circuito es.

 Circuito 1:
El circuito integrado CD40171, es un contador y divisor y estructuralmente está
formado por un Contador Johnson (contador en anillo) de 5 etapas que tiene 10
salidas decodificadas. Lo que significa que, la secuencia de Q0 a Q9 es reiniciada,
es decir, que cuando llega a Q9 luego sigue con Q0 y así sucesivamente en forma
de Loop). Por otro lado, las entradas incluyen un reloj, un reinicio y una señal de
inhibición de reloj.
La alimentación del circuito integrado, se hace a través del pin 16 y debido a su
tecnología CMOS, éste circuito puede ser alimentado desde 3 a 18V de corriente
continua. Sus 10 salidas en total van del 0 al 9, las cuales inician desde el pin 3 (Q0)
hasta el pin 11 (Q9) y no se encuentran de forma secuencial.

Con las entradas "Clock Inhibit" y "Reset" conectadas a tierra, el contador avanza
una etapa a cada transición positiva de la señal de entrada (Clock), partiendo de la
situación inicial en que "S0" está a nivel alto y las demás a nivel bajo. Por lo tanto,
al llegar el primer pulso de entrada, se obtiene la primera transición. Así que"S0"
pasa a nivel bajo, "S1" a nivel alto y las otras permanecen en cero.
Luego, con el segundo pulso, "S1" pasa a nivel bajo y "S2" a nivel alto, y así
sucesivamente hasta llegar a la última.

El pin 15 (Reset), como se dijo anteriormente, debe estar conectado a tierra (GND).
Si se desea limitar el conteo a menos de 10 salidas, se debe llevar el último pin de
la cuenta hacia el pin de Reset para iniciar el recuento. Es decir, que si se requiere
un conteo de 3 pasos, entonces se debe conectar, la salida 4 al pin de Reset, para
iniciar nuevamente el conteo desde la primera posición.

El pin 13 (Clock Inhibit) si se encuentra conectado a tierra, se iniciará un nuevo ciclo,

como en este caso. Y si está conectado a VDD, se conseguirá un ciclo de
funcionamiento.

El pin 12 (Carry out) proporciona un ciclo completo a cada 10 pulsos de entrada y

se puede usar para ampliar las salidas del contador, utilizando uno o más circuitos
integrados o para ampliar el conteo.
En este circuito, a las salidas del circuito integrado, se le conecta la barra de diodos
LED para monitorear el estado de éstas.

1
Texas Instruments. (2014, Febrero). CD4017B, CD4022B Types. Texas Instruments. Recuperado de
http://www.ti.com/lit/ds/symlink/cd4017b-mil.pdf
  Circuito 2:

El contador sincrónico SN741632 se aplica en diseños de conteo de alta velocidad,

cuyo comportamiento es el de un contador binario de 4 bits. La operación síncrona
se realiza al tener todos los flip-flops sincronizados simultáneamente para que las
salidas cambien coincidencialmente entre sí cuando lo indiquen las entradas de
conteo habilitado y la activación interna.
Por medio de sus entradas, se puede controlar su funcionamiento de alguna de las
siguientes maneras:
- Contador: El valor de sus salidas se incrementa en 1 y el rango de conteo es
de 0 al 15.
- Carga paralela: Las salidas toman el valor de las entradas de carga.
- Reset: El valor de las salidas se vuelve cero.
- Mantener: No se modifica el valor de la salida. Todas las funciones de este
contador son síncronas, es decir, que se requiere que se presente la señal
de reloj para que se ejecuten.

Las entradas son:

- D0, D1, D2, D3: Se utilizan para la carga paralela. D3 es la entrada de mayor
peso, mientras que D0 es la de menor peso. Al realizar una carga, el valor de
D0 se carga en la salida Q0, el de D1 en Q1, D2 en Q2 y D3 en Q3.
- CLK: Es la entrada de la señal de reloj.

2
Texas Instruments. (1988, Marzo). SN54160 THRU SN54163, SN54LS160A THRU SN54LS163A, SN54S162,
SN54S163, SN74160 THRU SN74163, SN74LS160A THRU SN74LS163A, SN74S162, SN74S163 SYNCHRONOUS
4-BIT COUNTERS. Texas Instruments. Recuperado de http://ee-
classes.usc.edu/ee459/library/datasheets/sn74162.pdf
 - CLR: Controla el reset del contador.
- ENP, ENT: Estas se conectan juntas y se emplean para controlar la función
de conteo.
- LOAD: Controla la función de carga paralela.

Las salidas son:

- QA, QB, QC, QD: En estas terminales se muestra el valor del estado actual
del contador.
- RCO: Se presenta un pulso al pasar del estado 15 al estado 0 mientras se
realiza un conteo y es útil para la conexión en cascada de dos o más
contadores.

Por otro lado, el circuito 74LS1383 es un decodificador/demultiplexor4. Un

Decodificador es un circuito combinacional cuya característica fundamental es que
para cada combinación de las entradas, sólo una de las salidas tiene un nivel lógico
diferente a las demás, es decir, que recibe n entradas y produce 2n salidas y el
Demultiplexor se diferencia en que puede tener una o varias entradas de Enable o
selección que son usadas como entrada de datos.
En este caso, funciona como un Decodificador que consta de 3 entradas y 8 salidas.
El numero binario que esté presente en las entradas, es de 23 = 8, esto significa
que el numero binario que puede estar presente es de 0 a 7 ya que se tienen 8
combinaciones posibles y es de ahí, donde resultan las salidas. Por ejemplo, en
este Circuito 2, si está presente el número 6 en la entrada binaria, entonces se
mantendrá activa la salida 6 (Y6) y se prenderá el Led correspondiente (D7)
El circuito 74LS138 está diseñado para ser utilizado en decodificación de memoria
de alto rendimiento o en aplicaciones de enrutamiento de datos que requieren
tiempos de retardo de propagación muy cortos. Decodifica una de ocho líneas,
basado en las condiciones de las tres entradas de selección binarias y el tres habilita
las entradas. Dos activos-bajos y un activo-alto de las entradas habilitadas reducen
la necesidad de puertas o inversores externos. Una entrada habilitada se puede
usar como una entrada de datos para aplicaciones de demultiplexación.
El circuito permite contar sincrónicamente y de manera rápida para que las salidas
cambien entre sí cuando lo indiquen las entradas de conteo habilitado,
conectándose con las 3 entradas del decodificador y de acuerdo al número binario
que esté presente en las entradas, se va a activar cierta salida y permitirá que

3
Fairchild. (2000, Marzo). DM74LS138 – DM74LS139 Decoder/Demultiplexer. Futurlec. Recuperado de
http://www.futurlec.com/74LS/74LS138.shtml
4
Aldridge, A., Gómez, A., Marius, A. (s.f). Decodificadores y Demultiplexores. Recuperado de
http://personales.unican.es/manzanom/Planantiguo/EDigitalI/DecG3_10.pdf
prenda el LED, es decir que el numero binario lo decodifica y activa la salida
correspondiente al decimal del binario.
 Referencias Bibliográficas

(S.A). [MrElberni]. (2013, Enero 6). El Decodificador 74LS138. [Archivo de video].

https://www.youtube.com/watch?v=oV_oXuMu03k

(S.A). [obix]. (2009, Julio 29). Obix – Testing The 74LS138 Decoder. [Archivo de
video]. https://www.youtube.com/watch?v=EJlgik3ho48

(S.A). [profesorparticular09]. (2012, Agosto 24). Algebra Compuertas universales

NAND y NOR YouTube. [Archivo de video].
https://www.youtube.com/watch?v=gYBEFdfd6jI

(S.A). [profesorparticular09]. (2012, Agosto 25). Algebra Booleana Youtube.

[Archivo de video]. Recuperado de
https://www.youtube.com/watch?v=sdmL5p_yLbA

Aguilar, D. [Diego Alfonso Aguilar]. (2012, Mayo 7). 025 Digitales simplificación
algebraica. [Archivo de video]. Recuperado de
https://www.youtube.com/watch?v=dhWsEmRzhm4

Aldridge, A., Gómez, A., Marius, A. (s.f). Decodificadores y Demultiplexores.

Recuperado de
http://personales.unican.es/manzanom/Planantiguo/EDigitalI/DecG3_10.pdf

Fairchild. (2000, Marzo). DM74LS138 – DM74LS139 Decoder/Demultiplexer.

Futurlec. Recuperado de http://www.futurlec.com/74LS/74LS138.shtml

García, E. [El profe García]. (2015, Febrero 25). Álgebra Booleana para simplificar
Circuitos Lógicos (Leyes de Boole y Morgan). [Archivo de video]. Recuperado
de https://www.youtube.com/watch?v=6fXE2_67z_Q