Etapas de salida

Amplificadores de potencia
1)Introduccin
Hasta el momento se analizaron amplificadores de bajo nivel y la condicin para tal estudio
fue admitir que la tensin base emisor es muy pequea (comparada con la tensin trmica).
Esta suposicin implicaba la aproximacin a un modelo lineal del transistor en alterna, el
cual permite determinar los parmetros tiles en un amplificador. Sin embargo, al trabajar
con amplificadores de potencia, no podremos, en general, admitir como vlida la hiptesis
anterior, por lo que el modelo lineal no ser, estrictamente hablando, vlido para los
amplificadores de potencia.
Desde otro punto de vista, vimos las posibles formas de operar de un amplificador segn la
polarizacin del transistor, lo que entendemos por clase del amplificador. Vimos en aquel
momento que se los clasificaba en clase A, B, AB y C.

2) Amplificador clase A
2.1) Colector comn
En este tipo de aplicacin el transistor est polarizado en el punto Q, es decir pasar por el
colector del transistor una corriente continua permanente. En general, la corriente de polari-
zacin se logra a travs de una fuente de corriente. Un esquema tpico podra ser el indicado
en la fig.1.
Interesa obtener la caracterstica de transferencia de la etapa para analizar si presenta alinea-
lidades. Dicha caracterstica define la relacin entre la tensin de salida y la de entrada (Vo
= f(Vi)). Para determinarla recorramos la malla de entrada, observndose que Vi - Vbe - Vo
= 0, por lo tanto Vo = Vi - Vbe, por lo tanto cuando Vi = 0 deber cumplirse que Vo = -
Vbe y tambin si Vo = 0, Vi = Vbe. Como la salida sigue a la entrada, se tratar de una
recta aproximadamente a 45.
El tema que queda por investigar antes de trazar la curva es qu lmites tendr esa recta.
En el semiciclo positivo, la tensin de salida slo podr alcanzar un valor tal que asegure
que el transistor est en modo activo directo (MAD), por lo tanto, el lmite ser la satura-
cin de T1.Admitiendo que la tensin colector emisor cuando el TBJ est en modo de satu-
racin (MS), es Vce(sat) = 0.2 V, podemos establecer que la mxima tensin de salida sin
recorte por saturacin es Vo(mx) = Vcc-Vce(sat). por otra parte, en el semiciclo negativo,
pueden producirse dos fenmenos a saber: por un lado, puede saturarse el T2 de la fuente de
corriente, con lo cual, mediante un anlisis similar al anterior se llega a que Vo(mn) = -
Vcc + Vce(sat). Por otra parte, puede ser que cuando se esta en la cresta del semiciclo
negativo, la corriente en la carga puede alcanzar el valor de la corriente de polarizacin
fijada por la fuente Icq. En tal circunstancia, el T1 pasar a estar en modo de corte (MC).
Para este caso Vo(mn) = - Icq RL. Deberamos entonces tener en cuenta ambas
posibilidades y adoptar como valor mximo posible de tensin de salida la menor de las dos
como hemos hecho siempre. En virtud de las consideraciones anteriores podemos dibujar la
caracterstica de transferencia que es la que podemos observar en la fig. 2
 VCC

Q3 ic

R1
Vg
io

Q4
0 Q2
RL

Iq
VEE
Fig.1

2.1.1)Balance de potencias
Mediante la aplicacin del principio de conservacin de la energa podemos afirmar que la
potencia entregada por las fuentes debe ser igual a la suma de la potencia til en la carga
ms la potencia que se disipa en los dispositivos de salida. Matemticamente expresaremos
Ps = Pd + PL, donde Ps es la potencia entregada por las fuentes, Pd es la potencia disipada
en los dispositivos de salida y PL es la potencia til desarrollada en la resistencia de carga.
Analicemos ahora por separado cada trmino. El valor medio de la corriente que entrega
cada fuente es la corriente de polarizacin definida por la fuente de corriente, es decir Icq.
Por lo tanto Ps = 2 Vcc Icq
Por su parte, la potencia entregada a la carga la podemos determinar, considerando una
onda senoidal cuyo valor pico sea el valor mximo admisible sin recorte, determinado como
analizamos anteriormente multiplicando los valores eficaces de tensin y corriente, es decir
PL = Vo(rms) Io(rms) = (Vomx Iomx )/2
Finalmente, la potencia disipada por los dispositivos de salida la podemos obtener mediante
la diferencia entre la entregada por las fuentes y la til en la carga. Mediante este anlisis se
observa que si no tenemos efecto til en la carga, es decir sin seal, la potencia disipada en
los transistores ser mxima, es decir Consume ms cuando no obtenemos efecto til !
Esta caracterstica es tpica de las etapas clase A y hace que esta configuracin tenga un
comportamiento deficitario desde el punto de vista de la potencia (esperaramos que los
TBJ disiparan ms cuanto ms potencia entregaran).
Para poder medir y comparar el balance de potencias entre las distintas etapas, se define el
concepto de rendimiento del mismo modo que se lo hace para el caso de las mquinas,
como la relacin entre la potencia til en la carga y la potencia consumida (entregada por
las fuentes). En forma analtica podemos escribir = PL/Ps. Queda claro que el rendimiento
estar comprendido entre 0 y 1, aunque desde el punto de vista prctico, est claro que un
sistema con rendimiento nulo carece de sentido y, por otra parte tampoco podr alcanzarse
el valor unitario, en virtud que para lograr un efecto til habr siempre una prdida de po-
tencia. Resumiendo 0< <1.
Interesa pues determinar el rendimiento mximo que puede alcanzar una etapa de salida
clase A. Reemplazando en la definicin queda = (Vomx Iomx)/2(2Vcc Icq). Es intere-
sante conocer el valor mximo de ese rendimiento para cada clase de amplificador. Por lo
tanto deberemos conocer la condicin para obtener la mxima potencia en la carga, ya que
para igual corriente de polarizacin, garantizar mximo rendimiento. Para obtener la
condicin de mxima potencia en la carga, realizaremos el sig. anlisis grfico.

Para entender el grfico anterior hay que determinar previamente la ecuacin de la recta de
carga; para ello analizamos la malla de salida que involucra a T1.
VCC - iO RL - vCE = 0 Por otra parte, aplicando una ecuacin de nodos al nodo de RL,
queda: iC = iO + IQ, por lo tanto iO = iC - IQ. Reemplazando esta ltima ec. en la primera
resulta VCC - (iC - IQ) RL - vCE = 0
VCC - iC RL + IQ RL - vCE = 0 Finalmente, operando se llega a
iC = - vCE / RL + VCC / RL +IQ, que es la ec. de la recta de carga dinmica para esta
etapa amplificadora. Establezcamos la ordenada y la abscisa al origen.
iC (0) = 0 + VCC / RL + IQ
vCE (0) = VCC + IQ RL. Por otra parte, tambin es interesante saber cunto vale la ten-
sin de polarizacin IQ = -VCEQ / RL + VCC / RL + IQ, por lo tanto VCEQ = VCC,
hecho previsible desde lo conceptual, en virtud que si iC = IQ es porque iO = 0, en conse-
cuencia
vO = 0 y vCE = VCC.
Luego de esta disgresin entremos de lleno en el anlisis grfico. Se observan tres rectas de
carga, las cuales, es evidente, tienen pendientes distintas y, consecuentemente corresponden
a resistencias de carga distintas. Recordando que PL = (Vomx Iomx)/2 observamos que
las reas rayadas de los tringulos indicados representan las potencias en la carga para cada
recta. Vemos que para la recta "2" esta rea es mxima, lo que significa que existir una
resistencia de carga ptima, para la cual el rendimiento y la potencia de salida sern mxi-
mos. Por otra parte la recta "1" corresponde a RL < RLptima y la recta "3" a RL >
RLptima. Como aclaracin recordamos algo obvio, pero que no est de ms: el rea del
tringulo es b h /2 y de aqu surge que las reas de los tringulos formados representan las
potencias tiles en las respectivas resistencias de carga.
Debemos reconocer tambin que est claro que la resistencia ptima y la mxima potencia
til se verifican en lo que conocemos como condicin de mxima excursin simtrica
(MES), es decir cuando la mxima tensin por corte y por saturacin coinciden. Cunto
valdr entonces la resistencia de carga para tal condicin? Simplemente analicemos la pen-
diente de la recta ptima. Como sabemos, la pendiente de la recta de carga es la recproca
de la resistencia de carga, de modo que 1 / RL = IQ / VCC y finalmente RLptima = VCC
/ IQ
Analizado esto, podemos determinar el valor del rendimiento mximo de esta etapa.
PL = (Vomx Iomx) / 2 = Vomx Vomx / 2 RL, pero Vomx = VCC, despreciando la
tensin de saturacin del TBJ, queda
= (Vomx Iomx)/2(2Vcc Icq) = (VCC VCC) / 2 RL 1/ 2 VCC VCC/RL = 1/4
=25 %, es decir que el rendimiento mximo de la etapa clase A no superar el 25 %, es
decir que el 75 % de la potencia se disipar en forma de calor en los transistores, por lo cual
es, como habamos anticipado una etapa de bajo rendimiento.
2.1.2) Mxima potencia disipada
Como expliqu anteriormente, en ausencia de seal. es decir sin efecto til en la carga, la
potencia disipada ser mxima, por lo tanto Pdmx = Ps. Por supuesto que para cada TBJ
debemos considerar la mitad de este valor, el cual deber ser tenido en cuenta para el
clculo del disipador.

2.2) Emisor comn

En la fig.3, se observa la configuracin tpica con una fuente de corriente. Trataremos de
determinar la caracterstica de transferencia de esta etapa.
En el circuito se observa IQ = iO + iC , por lo que iO = IQ - iC, mientras que la tensin de
salida ser vO = (IQ - iC) RL y poniendo en funcin de Vi, resulta

vbe + vi
Vbe Vi


vo = IQ Ise VT
RL = IQ Ise VT e VT RL



Vbe
vi
Recordando que IQ = Ise VT
y reemplazando vo = IQ 1 e T RL Frmula vlida en un
v

entorno de Vbe, ya que vemos que con unos pocos mV ya se alcanza los niveles de
saturacin o corte.
En la ltima expresin observamos adems primeramente que existe una inversin de fase
como es de esperar que ocurra en toda configuracin de emisor comn y en segunda
instancia vemos que la curva ser de tipo exponencial y de ninguna manera lineal como
ocurra en el colector comn. luego veremos la influencia de este tipo de caracterstica en la
distorsin por alinealidad o distorsin armnica. Para trazar la curva falta an definir los
lmites de excursiones mximas sin recorte. En el semiciclo positivo de salida (negativo en
la entrada), se puede saturar T2, de manera que la tensin mxima podra ser Vomx = Vcc.
SIn embargo podra haber tambin la posibilidad que T1 pase a MC y en tal caso toda la IQ
se drenar a travs de la carga. En tal circunstancia
Vomx = IQ RL, por supuesto habr que adoptar la menor de las dos.
Mientras tanto, en el semiciclo negativo la nica posibilidad es que sature T1 y la tensin
mnima en el semiciclo negativo es Vomn = - Vcc. En virtud de todo lo anterior podemos
dibujar la caracterstica del modo sig.
VCC

IQ
Q3 Q2

iO

RL
Q1
R1
iC
0

Vg VEE

exponencial

2.2.1) Balance de potencias

El anlisis es exactamente el mismo y se arriban a los mismos resultados, ya que no depen-
den de la configuracin, sino de la clase de amplificador.
2.2.2) Distorsin armnica
Est claro que si la caracterstica de trasferencia de la etapa no es lineal, la forma de la onda
de salida no ser exactamente la misma que la de la entrada. Esto lleva a lo que se llama
distorsin. Por otra parte si la seal de entrada es una senoide pura, la salida estar consti-
tuida por la seal deseada (amplificada), pero adems aparecern componentes de frecuen-
cias mltiples de la original de menor amplitud. Estas componentes de frecuencias
mltiples de la original (fundamental), se denominan armnicos, de forma tal que la seal
que presente el doble de frecuencia que la fundamental se llamar segundo armnico, la
seal que presente el triple de frecuencia se llamar tercer armnico y as sucesivamente.
Cabe aclarar adems que a la seal fundamental se la suele denominar tambin primer
armnico. SI hacemos un diagrama espectral de la seal, es decir de las amplitudes en
funcin de la frecuencia se vera lo siguiente.

En la fig. anterior se observan la fundamental y las armnicas segunda, tercera y cuarta.

Vamos ahora a realizar el anlisis matemtico de la distorsin. Para ello debemos conocer
el desarrollo en serie de Taylor de una funcin en el entorno de cero o lo que se llama
tambin serie de Mc Laurin. Laurin. Partimos de la expresin deducida anteriormente Vo =
IQ (1- exp(VI/VT) RL.
El desarrollo en serie de Taylor de una funcin cualquiera, con la nica condicin que sea
derivable en el entorno del punto en el que desea desarrollarla es el siguiente:
f ( 0) 2 f ( 0 ) 3
f ( x ) = f ( 0) + f ( x )x + x + x + ...
2! 3!
Aplicando este concepto a la expresin de la tensin de salida resulta:
vi vi 2 1 vi 3 1
vO = IQ 1 1 + + +
VT VT 2 VT 6
aproximacin de tercer orden.
Admitamos ahora que la seal de entrada es senoidal Vi = Vp sen (wt), entonces
analizando la expresin anterior, se ve que el trmino lineal no va a tener ninguna
influencia, es decir, reproducir en la salida una seal semejante a la de entrada. Pero qu
sucede con el trmino cuadrtico?. Para responder esta pregunta debemos primero revisar
alguna relaciones trigonomtricas
sen 2 ( t ) + cos 2 ( t ) = 1
cos 2 ( t ) sen 2 ( t ) = cos( 2t )
Restando miembro a miembro ambas expresiones resulta
2 sen 2 ( t ) = 1 cos( 2 t )
1 1
sen 2 ( t ) = cos( 2 t )
2 2
En esta ltima frmula se observa que la aparicin de un seno cuadrado da origen a compo-
nentes del doble de la frecuencia fundamental. Algo semejante ocurre con el seno al cubo,
dando origen en este caso a seales del triple de frecuencia que la fundamental.
Interesa pues conocer los coeficientes de distorsin de segunda y tercera armnicas.
La idea es tener una valoracin relativa respecto de la amplitud de la fundamental.
2
Vp

VT Vp
HD2 = = 0.5
Vp VT
2
VT
3
Vp
2
VT 1 Vp
HD 3 = =
Vp 6 VT
6
VT
Se observan dos cosas interesantes; una de ellas, que la distorsin disminuye al bajar la ten-
sin de entrada y la segunda que la distorsin disminuye a medida que aumenta el orden de
la armnica.
Si Vp << VT, los coeficientes de distorsin sern despreciables y podremos admitir que el
sistema se comporta casi linealmente, lo que corresponde, como recordarn a la condicin
de bajo nivel de seal. Desafortunadamente dicha aproximacin es vlida en amplificadores
de bajo nivel, pero no en amplificadores de potencia. De esta ltima consideracin surge
que la etapa clase A en emisor comn es muy poco utilizada como amplificador de salida.

.3) Etapa clase B (complementaria)

Ya vimos que la etapa clase B tiene la caracterstica de estar polarizada al corte de modo tal
que si por ejemplo, en el semiciclo positivo se polariza en directa, el TBJ conducir.
Sin embargo durante el semiciclo negativo, el transistor anterior quedar polarizado en in-
versa imposibilitado de conducir, de manera tal que no habr tensin de salida sobre la
carga.
La forma de solucionar tal inconveniente es utilizar dos transistores de polaridad opuesta, lo
que se conoce como simetra complementaria.
Un circuito bsico es el que se indica a continuacin.
 VCC

Q1
io
Vg
Q2

0
RL

-VCC 0

El funcionamiento es extremadamente sencillo. Durante el semiciclo positivo el TBJ NPN

se encuentra polarizado en directa, es decir trabajando en MAD, mientras que el PNP est
polarizado en inversa, de manera que est trabajando en MC. Se drenar a travs de T1 la
corriente a la carga, de manera de reproducir en la salida el semiciclo positivo.
Durante el semiciclo negativo ocurre exactamente lo inverso al caso anterior: el TBJ NPN
tiene la juntura base emisor polarizada en inversa, por lo que estar trabajando en MC, sin
conducir, mientras que el PNP estar con su juntura BE en directa y en MAD, por lo que
entregar corriente a la carga reproduciendo el semiciclo negativo.
Habr una zona entre - 0.6 V y + 0.6 V aproximadamente en la que no conducirn ninguno
de los dos TBJ, producindose una distorsin a la que se la conoce como distorsin por
cruce.
Analicemos ahora la caracterstica de transferencia que deber presentar esta etapa. Deber
cumplirse en el semiciclo positivo que Vi - Vbe = Vo por lo tanto si Vo = 0, Vi = Vbe.
Mientras que en el semiciclo negativo Vi + Vbe = Vo por lo que para Vo = 0, Vi = - Vbe y
mientras quela tensin de entrada esta comprendida entre Vbe y -Vbe se tiene una salida
nula. Finalmente las excursiones mxima y mnima estarn definidas por la saturacin del
NPN y del PNP, respectivamente. En virtud de lo antedicho, la curva de transferencia de
esta etapa ser la indicada en la fig. sig.
 Hay que tener en cuenta que, eventualmente y, fundamentalmente si ls ganancia de
corriente del TBJ es baja, podra producirse un recorte en el hemiciclo positivo por falta de
corriente en la base de T1. Este problema se ver ms en detalle con los ejemplos prcticos.
En el grfico sig. puede observarse el efecto de deformacin en la forma de onda de salida
por la distorsin por cruce para seales de muy bajo nivel. Por lo tanto ser necesario im-
plementar algn mtodo para eliminar esta deformacin, para ello se recurrir a la configu-
racin clase AB, en la cual se polariza al transistor un poquito por encima del corte, de ma-
nera que siempre haya una pequea corriente de colector, lo cual permitir tener tensin
sobre la carga an con tensiones muy bajas en la entrada. Ms adelante analizaremos con
cierto detalle dicha configuracin.

3.1) Balance de potencias

Por supuesto sigue siendo vlido el principio de conservacin de la energa, pero cambiar
la forma de calcular cada uno de los trminos involucrados en la expresin.
Ps = Pd + PL
La corriente tomada de cada fuente tiene ahora la forma de una onda semirrectificada en
virtud que cada TBJ conduce slo medio ciclo. Por lo tanto el valor medio de esa corriente
puede determinarse segn las expresiones deducidas en el curso anterior, es decir Im = Ip
y, consecuentemente la potencia total tomada de las fuentes ser Ps = 2 Vcc Im = 2 Vcc
/
. Por otra parte, la corriente de pico es la corriente mxima en la carga y ella depende
Ip /
de la mxima excursin de salida sin recorte, es decir Ip = Iomx = Vomx / RL y en el
mejor de los casos, esta tensin estar muy cercana a la de la fuente (saturacin) difiriendo
slo en la Vce(sat) de alrededor de los 0,2 V, por lo que en general podr despreciarse con
los valores comunes de la tensin de alimentacin.
En virtud de esto ltimo, la potencia tomada de las fuentes ser Ps = 2 Vcc Vcc / RL
2VCC 2
Ps =
RL
 Vomx 2
En otro orden de cosas, la potencia derivada a la carga ser PL = Por lo tanto, el
2RL
VCC 2

rendimiento de esta etapa podemos calcularlo del sig. modo = 2RL 2 = = 78%
2 VCC 4
RL
mucho ms elevado que el de la configuracin tipo clase A

3.1.2) Mxima potencia disipada

En el amplificador clase A, vimos que es obvio que la mxima potencia disipada por el dis-
positivo de salida tiene lugar cuando la potencia entregada a la carga es nula, caso que
puede ocurrir si el operador ubica el control de volumen al mnimo si se trata de un amplifi-
cador de audio.
Para el amplificador clase B no puede utilizarse el mismo criterio en virtud que si la
potencia entregada a la carga es nula, tambin lo es la potencia disipada en los transistores,
cosa beneficiosa desde el punto de vista de la eficiencia.
Por lo tanto habr que determinar el valor de tensin de salida que hace mxima la potencia
2 VCCVo Vo 2
disipada en los TBJ. Podemos escribir que Pd = Ps PL =
RL 2RL
Se trata de una funcin de segundo grado, cuya grfica ser una parbola y cuyo vrtice
(mximo) puede obtenerse mediante el clculo diferencial, es decir haciendo la derivada e
igualando a cero, pues si la funcin tiene un mximo a un mnimo, la pendiente en ese
punto es nula, como se observa en la grfica sig.
d (Pd) / d Vo = 0

d (Pd) / d Vo = 2 Vcc / RL - 2 Vo / 2 RL = 0 Simplificando y operando algebraicamente

obtenemos que Vo = 2 Vcc / y si reemplazamos en la expresin de Pd, resulta
4 VCC 2 4 VCC 2 VCC 2
Pd = 2 =2 2
RL 2 RL RL
Puede demostrarse que el rendimiento para la condicin de la mxima potencia disipada
ser
 = 50% Es decir que cuando la potencia disipada es mxima, entonces el rendimiento es
mucho menor que el mximo obtenible, lo cual es lgico, pensando que si hay ms con-
sumo, la eficiencia va a disminuir. Finalmente, si nos interesa la potencia mxima por
dispositivo, que ser el valor a utilizar para el clculo del disipador deberemos dividir por
dos la potencia anteriormente calculada, es decir Pd mx (cada TBJ) = (Vcc|2) / (|2)( RL

4) Etapa clase AB
Vimos cuando analizamos la caracterstica de transferencia de la etapa clase B que apareca
una zona en la cual los diodos no conducen, lo cual se traduca en la distorsin por cruce.
Para resolver el problema, es necesario llevar a los transistores a un valor de polarizacin
del orden de los 0.6 V para que exista una pequea corriente de manera que no entren
estrictamente en MC y conduzca corriente a la carga para bajos niveles en la tensin de
entrada. Esto puede lograrse fcilmente colocando dos diodos en serie entre las bases de
ambos TBJ como se observa en la fig.sig.
VCC

Q1
io

Vg D1

D2
0
Q2 RL

-VCC 0

Por supuesto, a los diodos hay que polarizarlos a travs de una resistencia o fuente de co-
rriente.
La caracterstica de transferencia ser la sig.
Analizando el circuito queda claro que Vi + 2 Vbe = Vo. Cuando Vo = 0, deber cumplirse
que Vi = - Vbe. Por otra parte, si Vi = 0, entonces Vo = Vbe. Por lo tanto podemos dibujar
la caracterstica:
Por supuesto, hay que tener e cuenta en cuanto al recorte de la seal si no existe una limita-
cin tambin por falta de corriente en el hemiciclo positivo. Se observa adems que ha
desaparecido la zona de distorsin por cruce. Por esta razn es que se trata de la etapa ms
usada.
Adems debemos aclarar que si bien la forma ms econmica de obtener la prepolarizacin
es mediante los diodos, tambin suelen usarse mtodos ms caros, pero tambin ms efecti-
vos como por ejemplo el llamado multiplicador de Vbe.. El circuito completo es el dibujado
a continuacin y lo podemos analizar del sig. modo. Para el TBJ central se puede plantear el
divisor de tensin de base Vbe = Vce R2 / (R1+R2) de donde podemos despejar el valor de
Vce que representa la tensin de polarizacin de los transistores. Vce = Vbe (R1 / R2 +1).
Vemos que poniendo un potencimetro como divisor de base fcilmente podemos obtener
la tensin justa para prepolarizar a los TBJ. En general se ajusta el potencimetro de base
para obtener una cierta corriente de algunos miliampere o si disponemos de algn
instrumental usando un osciloscopio para verificar cuando desaparece la distorsin por
cruce.
A
R1
Q1

R2
Vo

5) Sistemas de proteccin
Si por alguna falla, se pone en cortocircuito la salida, es posible que se supere la mxima
corriente que el TBJ es capaz de soportar. por lo tanto, los buenos amplificadores tienen
algn circuito adicional de proteccin. Uno de los ms comunes es el dibujado a continua-
cin. EL funcionamiento es sencillo. Cuando la corriente de salida es tal que hace caer 0,6
V en la resistencia Rm, entonces comenzar a conducir el T2 de manera que el colector de
este ltimo tomar corriente de la base de T1, restndole a este ltimo posibilidad de
conducir, con lo cual evitar su destruccin. Algo similar ocurre podra ocurrir con el
transistor PNP. Habr simplemente que elegir el valor de Rm de forma tal que cuando la
corriente de salida llegue al valor mximo, la cada en dicha resistencia alcance la tensin
de encendido del transistor de salida.
VCC

R3
Q1

Q2

D1 R1

R2
R4
D2
Q3

0
Q4

Vg BC546B

0 -VCC

6) Etapa cuasicomplementaria
Puede construirse una etapa de salida con transistores Darlington, lo cual aumenta la
capacidad de manejo de corriente del dispositivo como vimos en su momento. Adems es
fcilmente obtenible un Darlington de tipo PNP con un transistor NPN, lo cual mejora la
capacidad de entregar corriente, ya que la movilidad de los electrones es mayor que la de
los huecos.
VCC

D3
Q7 Q2
R3 Q3
1k D1
0
D2
Q4
Q5
Q6

Vg

-VCC
0