Documentos de Académico
Documentos de Profesional
Documentos de Cultura
CONVERSIN DE CDIGOS
Los conversores de cdigos son una aplicacin de las puertas lgicas en los sistemas
digitales. Los cdigos mas utilizados son el binario BCD 8421, octal, hexadecimal y el
decimal. Los dispositivos digitales pueden procesar solamente los bits "1" y "0" . Estas
largas cadenas de 1 y 0 son difciles de comprender por las personas. Por esta razn se
necesitan los conversores de cdigos para traducir el lenguaje de la gente al lenguaje
de la maquina.
Un ejemplo de conversor de cdigo es una sencilla calculadora manual, la cual esta
constituida por un dispositivo de entrada llamado teclado. Entre el teclado y la unidad
central de tratamiento "CPU" hay un codificador, que traduce el numero decimal
pulsado en el teclado a cdigo binario. La "CPU" realiza su operacin en binario y
produce un resultado en cdigo binario. El decodificador traduce el cdigo binario de la
CPU a un cdigo especial que hacen que luzcan los segmentos adecuados en el
visualizador de siete segmentos.
Los conversores de cdigos se dividen en dos tipos:
o Codificador
o Decodificador
CODIFICADORES
Un codificador es considerado como un traductor del lenguaje de la gente al
lenguaje de la maquina, es decir, traduce una entrada decimal a un numero
BCD 8421.
El diagrama lgico, en forma simplificada, de un codificador decimal a BCD se
muestra en la figura 1
Figura 1: Codificador BCD
El codificador tiene diez entradas a la izquierda y cuatro salidas a la derecha,
adems puede tener una entrada activa, que produce una nica salida.
Una caracterstica poco habitual del codificador es que no hay entrada 0. Una
entrada cero significa una salida 1111 (en D, C, B y A) que es verdadera
cuando todas las entradas del 1-9 estn desconectadas. Cuando las entradas no
estn conectadas, se dice que estn flotando.
En la figura se presenta el diagrama de bloques y la tabla de verdad de un
codificador comercial denominado de prioridad de 10-4 lneas.
Figura 2: Smbolo lgico del codificador 74147
1 2 3 4 5 6 7 8 9 D C B A
H H H H H H H H H H H H H
X X X X X X X X L L H H L
X X X X X X X L H L H H H
X X X X X X L H H H L L L
X X X X X L H H H H L L H
X X X X L H H H H H L H L
X X X L H H H H H H L H H
X X L H H H H H H H H L L
X L H H H H H H H H H L H
L H H H H H H H H H H H L
Tabla 1: Tabla de verdad del codificador 74147
La primera lnea de la tabla de verdad indica que no hay entrada. Cuando todas
las entradas flotan el alto, las salidas flotan en alto, lo cual es interpretado
como 0000 por los indicadores de salidas. La segunda lnea de la tabla muestra
la entrada decimal 9 activada por un nivel bajo, lo que produce LHHL en la
salida. Esta salida la invierten los cuatro inversores y en los indicadores BCD se
lee 1001.
En la misma lnea se muestra las entradas del 1 al 8 marcadas con X
(irrelevante). Una entrada irrelevante puede estar alta o baja. Este codificador
tiene una caracterstica de prioridad, que activa l nmero mayor que tenga
una entrada en baja.
Si por ejemplo tenemos un nivel bajo en el 3 y en 8, el codificador dar una
salida en binario correspondiente al numero mayor, en este caso el 8.
En la figura se presenta el diagrama lgico del codificador 74147, donde se
presentan las 30 puertas lgicas que lo conforman.
Figura 3: Diagrama lgico del codificoador 74147
2. DECODIFICADORES Y CODIFICAD
ORES
Los sistemas digitales contienen datos o informacin que est en
alguna forma de cdigo binario, los cuales se operan de alguna manera.
En esta parte se examinan circuitos combinatorios, cuyas aplicaciones
incluyen:
2.1 DECODIFIC
ADORES
Un decodificador es
un circuito lgico
combinacional, que
convierte un cdigo de
entrada binario
de N bits en M lneas
de salida (N puede ser
cualquier entero y M es
un entero menor o
igual a 2N), tales
que cada lnea de
salida
ser activada para una
sola de
las combinaciones posibles de entrada. La Figura 1, muestra el
diagrama general de un decodificador de N entradas y M salidas.
Puesto que cada una de las entradas puede ser 1 o 0,
hay 2N combinaciones o cdigos de entrada. Para cada una de estas
combinaciones de entrada slo una de la M salidas estar activada 1,
para lgica positiva; todas las otras salidas estarn en 0. Muchos
decodificadores se disean para producir
salidas 0 activas, lgica negativa, donde la salida seleccionada
es 0 mientras que las otras son 1. Esto ltimo se indica siempre por la
presencia de pequeos crculos en las lneas de salida del diagrama del
decodificador.
La Figura 2, muestra la
circuitera para un
decodificador
con 3 entradas
y 23=8salidas. Como
slo usan
compuertas Y, las
salidas activadas
son 1. Para tener
salidas activadas 0,
deberan usarse
compuertas NO Y.
Puede hacerse
referencia a este
decodificador de distintas maneras, todas ellas vlidas y usuales. Pude
llamarse un decodificador de 3 lneas a 8 lneas (3x8), porque
tiene tres lneas de entrada y ocho de salida. Tambin recibe el nombre
de convertidor o decodificador de binario a octal, porque toma un
cdigo de entrada binario de tres entradas y produce un 1 en una de
las ocho (octal) salidas correspondientes a ese cdigo. A veces se hace
referencia al circuito como como un decodificador 1 de 8,
porque una de las 8 salidas se activa a la vez.
DEC A B C O0 O1 O2 O3 O4 O5 O6 O7
0 0 0 0 1 0 0 0 0 0 0 0
1 0 0 1 0 1 0 0 0 0 0 0
2 0 1 0 0 0 1 0 0 0 0 0
3 0 1 1 0 0 0 1 0 0 0 0
4 1 0 0 0 0 0 0 1 0 0 0
5 1 0 1 0 0 0 0 0 1 0 0
6 1 1 0 0 0 0 0 0 0 1 0
7 1 1 1 0 0 0 0 0 0 0 1
EJEMPLO
1. Disear
un decodificador BCD
a DECIMAL.
SOLUCIN
Un decodificador q
ue toma un
cdigo BCD de 4
bits en la entrada y
produce 10salidas
correspondientes a los
dgitos decimales,
se denomina un decodificador (o convertidor) BCD a decimal.
La Figura 3, muestra el arreglo lgico bsico que usa compuertas Y.
Cada salida se hace 1 cuando ocurre su grupo
codificado BCDcorrespondiente. Por ejemplo, O5 es 1 slo cuando
cuando 0101 (5 en BCD) ocurra en las entradas ABCD, respectivamente.
Este decodificador se llama tambin
un decodificador de 4 por 10 lneas (4x10) o un decodificador 1 de 10.
DEC A B C D O0 O1 O2 O3 O4 O5 O6 O7 O8 O9
0 0 0 0 0 1 0 0 0 0 0 0 0 0 0
1 0 0 0 1 0 1 0 0 0 0 0 0 0 0
2 0 0 1 0 0 0 1 0 0 0 0 0 0 0
3 0 0 1 1 0 0 0 1 0 0 0 0 0 0
4 0 1 0 0 0 0 0 0 1 0 0 0 0 0
5 0 1 0 1 0 0 0 0 0 1 0 0 0 0
6 0 1 1 0 0 0 0 0 0 0 1 0 0 0
7 0 1 1 1 0 0 0 0 0 0 0 1 0 0
8 1 0 0 0 0 0 0 0 0 0 0 0 1 0
9 1 0 0 1 0 0 0 0 0 0 0 0 0 1
10 1 0 1 0
11 1 0 1 1
12 1 1 0 0
todas las salidas = 0
13 1 1 0 1
14 1 1 1 0
15 1 1 1 1
Puede observarse de
ambos logigramas que
se reducen el nmero
de entradas en
algunas de la
compuertas Y. Esto es
vlido siempre y
cuando no ocurran los
cdigos de entrada
de 10 al 15.
SOLUCIN
S(A, B, C) = 3m (1,2,4,7)
C0(A, B, C) = 3m (3,5,6,7)
El logigrama correspo
ndiente se presenta en
la figura anexa. Puede
observarse que las
funciones S y C0 se
generan utilizando una
compuerta NO-Y para
cada una de ellas,
debido a que
el decodificador entre
ga maxitrminos (lgi
ca negativa).
El circuito
integrado 7420,
contiene dos compuertas NO- Y con cuatro entradas cada una.
Algunos despliegues
numricos usan una
configuracin
de 7 segmentos, Figur
a 4a, para producir los
caracteres
decimales 0-9. Cada
segmento puede ser
un diodo emisor de
luz (LED -
Light Emisor Diode).
La Figura 4b, muestra los patrones de los segmentos que se usan para
desplegar los diferentes dgitos. Por ejemplo, para desplegar el
nmero 6, los segmentos c, d, e, f y g se activan mientras los
segmentos a y b no lo estn.
15 x x x x x x x
EJEMPLO
4. Decodificador de 2
a 4 lneas con entrada
de
habilitacin (enable),
como se muestra en el
diagrama a bloques
adjunto.
SOLUCIN
E A B D0 D1 D2 D3
1 x x 1 1 1 1
0 0 0 0 1 1 1
0 0 1 1 0 1 1
0 1 0 1 1 0 1
0 1 1 1 1 1 0
EJEMPLO
5. Disear un decodificador de 4x16 con 2 decodificadores de 3x8,
con entrada E de habilitacin.
SOLUCIN
La figura adjunta
muestra el diagrama
correspondiente
al decodificador de 4x
16.
2.2 CODIFICADORES
Un decodificador acepta
un cdigo de entrada
de N bits y produce
un 1 o 0 en una y slo una
lnea de salida. En otras
palabras, se puede decir
que
un decodificadoridentifica,
reconoce o detecta un
cdigo particular.
El opuesto de este proceso
de decodificacin es
llamado CODIFICACIN y
es ejecutado por un circuito
lgico llamado CODIFICADOR.
Se vio que
un decodificador binario a
octal acepta un cdigo
binario de entrada de 3 bits
y activa una de las 8 lneas
de salida.
Un codificadoroctal a bin
ario opera de la manera
opuesta.
Acepta ocho lneas de
entrada y produce un
cdigo de 3 bits a la salida.
Su logigrama se muestra
en la Figura 7, tomando
como base la siguiente tabla funcional:
CDIGO
ENTRADA
BINARIO
A0 A1 A2 A3 A4 A5 A6 A7 O2 O1 O0
1 0 0 0 0 0 0 0 0 0 0
0 1 0 0 0 0 0 0 0 0 1
0 0 1 0 0 0 0 0 0 1 0
0 0 0 1 0 0 0 0 0 1 1
0 0 0 0 1 0 0 0 1 0 0
0 0 0 0 0 1 0 0 1 0 1
0 0 0 0 0 0 1 0 1 1 0
0 0 0 0 0 0 0 1 1 1 1
O2(A0,A1,A2,A3,A4,A5,A6,A7) = A4+A5+A6+A7
O1(A0,A1,A2,A3,A4,A5,A6,A7) = A2+A3+A6+A7
O0(A0,A1,A2,A3,A4,A5,A6,A7) = A1+A3+A5+A7
Se supone que slo una de las entradas es 1 cada vez, as que slo
hay 8 condiciones posible de entrada. El circuito est diseado de tal
manera que cuando A0 es 1, se genera a la salida el cdigo binario 000;
cuando A1 es 1, se genera el cdigo binario 001, cuando A2 es 1, se
genera el cdigo binario 010 y as sucesivamente. El diseo del circuito
es muy simple, puesto que involucra analizar cada bit de salida y
determinar para cules casos de entrada ese bit es 1 y luego pasar los
resultados por una compuerta O. Por ejemplo, la tabla funcional muestra
que O0 (bit menos significativo del cdigo de salida) debe ser 1 cuando
cualesquiera de las entradas A1, A3, A5 o A7 sean 1.
SOLUCIN
A0 A1 A2 A3 A4 A5 A6 A7 A8 A9 O3 O2 O1 O0
1 0 0 0 0 0 0 0 0 0 1 1 1 1
0 1 0 0 0 0 0 0 0 0 1 1 1 0
0 0 1 0 0 0 0 0 0 0 1 1 0 1
0 0 0 1 0 0 0 0 0 0 1 1 0 0
0 0 0 0 1 0 0 0 0 0 1 0 1 1
0 0 0 0 0 1 0 0 0 0 0 0 1 0
0 0 0 0 0 0 1 0 0 0 0 0 0 1
0 0 0 0 0 0 0 1 0 0 0 0 0 0
0 0 0 0 0 0 0 0 1 0 0 1 1 1
0 0 0 0 0 0 0 0 0 1 0 1 1 0