CODIFICADORES

Por otro lado la figura siguiente representa el diagrama lgico del circuito 74147, que es un codificador de prioridad de Decimal a BCD natural; en la tabla de funcionamiento adjunta se puede notar la diferencia con el anterior

Cuando se trata de establecer la prioridad con mayor nmero de bits, es preciso recurrir a la asociacin de codificadores. El siguiente diagrama muestra un codificador de prioridad de 16 lneas a 4, usando codificadores de prioridad 74148, de 8 a 3 lneas.

/EI: Habilitacin /GS: es 0 cuando el dispositivo est habilitado y una o ms de sus entradas est activa /EO: salida para habilitar otro decodificador de ms baja prioridad

DECODIFICADORES
DECODIFICADOR BCD A DECIMAL
Un decodificador es considerado como el proceso inverso de un codificador, es decir, un traductor de lenguaje de las maquina al lenguaje de la gente. El diagrama de bloque del decodificador se muestra en la figura 4.

Figura 4: Smbolo lgico de un decodificador BCD a decimal El decodificador tiene 4 entradas a la izquierda que estn conformadas por el cdigo BCD 8421, y tiene a la derecha diez lneas de salidas. En la figura se muestra el decodificador comercial BCD a decimal, TTL 7442 y su correspondiente tabla de verdad.

Figura 5: Smbolo lgico del decodificador/excitador BCD a decimal 7442

nea Lnea 1 Lnea 2 Lnea 3 Lnea 4 Lnea 5 Lnea 6 Lnea 7 Lnea 8 Lnea 9

N D 0 1 2 3 4 5 6 7 8 L L L L L L L L H

Entradas BCD C L L L L H H H H L B L L H H L L H H L A L H L H L H L H L 0 L H H H H H H H H 1 H L H H H H H H H 2 H H L H H H H H H 3 H H H L H H H H H 4 H H H H L H H H H 5 H H H H H L H H H 6 H H H H H H L H H 7 H H H H H H H L H 8 H H H H H H H H L 9 H H H H H H H H H

Lnea 10 Lneas 11-16

H Invlido

L H

H H

H H

H H

H H

H H

H H

H H

H H

H H

H H

L H

Tabla 2: Tabla de verdad del decodificador 7442 A la izquierda se encuentran las 4 entradas BCD etiquetadas con D, C, B y A. Estas entradas se activan con el uno lgico, o nivel alto. A la derecha se encuentran las 10 salidas del decodificador, cada una con un circulito que indican que las salidas son activas en baja, es decir, que normalmente estn en alta. Los inversores que se encuentran a la salida se aaden por conveniencia para controlar las luces de los indicadores decimales, es decir, que una salida activa se invierte a uno lgico en los indicadores de salidas. En la primera lnea de la tabla de verdad se muestran todas las entrada en el nivel bajo (L). Con una entrada LLLL se activa la salida del cero decimal al estado bajo. El inversor inferior complementa esta salida al nivel alto, lo que hace que luzca el indicador de la salida decimal cero, no permitiendo que ninguno de los dems luzcan. De igual forma, la quinta lnea muestra la entrada BCD LHLL, lo que hace que se active la salida cuatro en el nivel bajo. Esta salida es invertida haciendo que luzca el indicador de la salida decimal 4. La lnea 11 muestra la entrada HLHL, que normalmente representa el decimal 10. Como el cdigo BCD no contiene este nmero, esta entrada es invalida y no lucir ninguna lampara de salida. Igualmente para las 5 ltimas lneas de la tabla del diagrama lgico del decodificador 7442, BCD a decimal, se muestran las figuras.

Figura 6: Diagrama lgico del decodificador BCD a decimal 7442

74247 - Descodificador BCD a 7 Segmentos

Los 'LS48 se traduce en cuatro lneas de BCD (8421) de entrada de datos en el cdigo nmero 7 segmentos y ofrece siete corres- pondientes salidas con resistencias pull-up, en oposicin a ttem pull-ups. Estos resultados pueden servir como la lgica de sig- nales, con una salida ALTA correspondientes a una lmpara encendida segmento, o puede proporcionar una base de 1,3 mA de corriente a la lmpara de PNP transistores del conductor. Entradas auxiliares proporcionan prueba de luces, en blanco ING y en cascada funciones de supresin de cero. Los 'LS48 decodifica los datos de entrada en el patrn indicado en la Mesa de la Verdad y la ilustracin segmento de identificacin

COMPARADORES
7485 - Comparador de magnitud, 4 bits
Existen comparadores de 4 bits y de 8 bits. Adems de las correspondientes entradas de datos disponen de tres entradas ms que pueden informar sobre una situacin anterior, y que se usan para conectar en cascada distintos comparadores, de manera que pueda construirse uno de mayor capacidad. Vemoslo con el comparador de 4 bits (7485):

Las Salidas del comparador se pueden deducir de las siguientes expresiones lgicas: (A>B) = (N A>N B) or [(N A=N B) and (Ain>Bin)] (A=B) = (N A=N B) and (Ain=Bin) (A<B) = (N A<N B) or [(N A=N B) and (Ain<Bin)]

CONTADORES
74393 - Contador binario de 4 bits (x2)
Contador asincrnico con biestable tipo T con FF JK) 1 FF tipo T. Contador asncrono ascendente | 2 Contador asncrono descendente. Cuenta deseada || Contador asincrnico descendente con biestables tipo T (con FF JK)Si en vez de conectar la salida Q de los biestables (como en el caso del contador ascendente), a las entradas de reloj de todos los FF despus del primero, se conecta a la salida Q (Q negada), el resultado ser un contador descendente.Ver el grfico del arreglode FFs. Detencin del contador en una cuenta deseadaEstos contadores tienen definida por el nmero de biestables que tienen, una cuenta mxima. Qu sucede cuando se desea llegar a una cuenta menor a sta?.Si por ejemplo utilizo 3 biestables, el nmero de cuentas mxima ser 8 0,1,2,3,4,5,6,7). Ahora se desea que solamente haga 5 cuentas (0,1,2,3,4).Para que sto suceda se tiene que detectar cuando a la salida de los FFs est el nmero 5 (que ya es la cuenta 6) y con sto enviar al primer FF una seal para que se pongan en "1".De esta manerala cuenta ser 0,1,2,3,4 y se detendr, pues el primer FF se queda bloqueado con salida = "1".En este caso se implementara una compuerta

NAND que utilice como entradas, las salidas de los FF del contador, que combinadas den un "0" a su salida y as activar la entrada de SET del primer biestable JK.Nota: - FF = flip-flop = biestable - asncrono = asincrnico - sncrono = sincrnicoEnlaces relacionados - Compuerta NAND o "No Y" - Niveles Lgicos - Circuitos combinacionales - Circuitos secuenciales - Contador asincrnico ascendente con biestable JK

CONTADOR ASCENDENTE 7490

Un contador dcada lleva una secuencia repetitiva de conteo del cero al nueve (0, 1, 2, 3, 4, 5, 6, 7, 8, 9, 0,...) o bien en forma regresiva (9, 8, 7, 6, 5, 4, 3, 2, 1, 0, 9,...). Un contador dcada de conteo ascendente es el 7490, el cul nos entrega su salida en cdigo BCD.

Otro contador que viene encapsulado en un CI es el 74190, el cul tambin es un contador dcada pero con la opcin de realizar el conteo en forma descendente, esto se logra mediante el pin etiquetado con UP/DOWN el cual selecciona el modo del conteo. Nos entrega su salida en