Empaquetado PDF

pgina >>1 Diseo de Circuitos Integra
ados I
Introduccin al Diseo de CIs Captulo 8: Encapsulado

Universitat Autnoma de Barcelona
Curso acadmico 2009-10
Elena Valderrama
Ingeniera Informtica
ados I
Introduccin
Captulo 8 : Encapsulado Una vez el ASIC est completamente
c diseado se enva a fbrica. All, el primer paso que se
realiza es la fabricacin de las mscaras; una para cada nivel del proceso CMOS. En cada una de
Elena Valderrama
ellas se repite el motivo o fundamental (circuito) tantas veces (n) como es posible (figura 1). A
continuacin se pone en e marcha la lnea de procesos correspondientes a la tecnologa que
acabarn construyendo sobre cada una de las obleas de Silicio n copias del circuito representado
Captulos
por el layout. Tras pasa ar las comprobaciones necesarias las obleas se cortan, obtenindose n
pastillas de silicio (o dados, o dice), rplicas idnticas del circuito diseado.
1 2 3 4 5 6 7
ver figura >> 01
8 9 10
on todava inutilizables, es necesario hacer algo para que stas puedan

Las pastillas tal cual so
conectarse con el resto de
d los componentes que configurarn el sistema final. Este ltimo proceso
Introduccin
recibe el nombre de encapsulado, y es el objeto de este captulo.
Materiales En la inmensa mayora
m de los casos las pastillas de silicio se montarn sobre una cpsula
Tipos de encapsulados como las que esstamos habituados a ver en los circuitos integrados convencionales; se
pegar la pastilla
a sobre la cpsula y se soldarn
soldarn hilos desde los pads de la pastilla hasta
El conexionado los pines de la cpsula. Es responsabilidad del diseador seleccionar la cpsula que mejor
Reglas de encapsulado se adapte a las caractersticas
c del circuito.
Unin directa a substrato e hbridos En casos muy particulares es posible que la pastilla est destinada a ser montada
bre el substrato, p.e. la PCB1
directamente sob
MCMs
Existe todava una tercera p posibilidad;; q
que la p
pastilla se monte sobre un substrato q
que
Resumen contenga otras pastillas
p y, todas juntas, se encapsulen. Esta ltima tcnica se conoce con
el nombre de MCCM (Multi-Chip-Module) o Mdulo Multi Chip.
1 PCB: Printed Circuit Board

d
Ingeniera Informtica Universidad Autnoma de Barcelona

B
ados I
Introduccin
Captulo 8 : Encapsulado En este captulo se explicarn brevemente estas tcnicas haciendo especial hincapi en aquellas
partes del proceso en lass que el diseador debe especificar sus necesidades. Nos centraremos en
Elena Valderrama
primer lugar en el uso de
e cpsulas (o encapsulados como tambin se denominan frecuentemente)
por ser el mtodo ms habitual, y posteriormente describiremos brevemente la unin directa a
substrato y los MCMs.
MCMs
Captulos
1 2 3 4 5 6 7
8 9 10
Introduccin
Materiales
Tipos de encapsulados
El conexionado
Reglas de encapsulado
Unin directa a substrato e hbridos
MCMs
Resumen

B
ados I
Materiales
Captulo 8 : Encapsulado En el proceso de encapssulado se trabaja con tres componentes fundamentales: (1) la cpsula en s
sobre la cual se pega el e dado de silicio y que llamaremos base, (2) los hilos conductores que
Elena Valderrama
unirn cada uno de los pads
p del circuito al pin correspondiente de la cpsula, y (3) la propia pastilla
de silicio. Una vez cortados los dados, el tcnico responsable del encapsulado pega el dado a su
base y une con hilos co onductores cada uno de los pads del circuito al pin correspondiente de la
Captulos
cpsula.
1 2 3 4 5 6 7
ver figura >> 02
8 9 10
La base debe:
1. Servir de soporte
e al circuito
Introduccin 2. Protegerlo del en
ntorno
Materiales 3. Disipar el calor ge
enerado por ste.
Tipos de encapsulados Y para ello a la base se le
l pide que:
El conexionado 1. Sea robusta
Reglas de encapsulado 2. Tenga una alta co

onductividad trmica para que disipe bien el calor
Unin directa a substrato e hbridos 3. Tenga un coeficie

ente de expansin trmica (dilatacin) lo ms parecido posible al del silicio
para que los cam
mbios de temperatura no causen un excesivo stress en la unin dado-base
MCMs
4. Asle
se eelctricame
ct ca eentete e
el dado de ssilicio
c o de
del e
entorno
to o o, lo
o que es lo
o mismo,
s o, que te
tenga
ga u
una
a
Resumen constante dielctrica alta.
5. Est compuesta por materiales fciles de procesar
La tabla siguiente muesttra algunos de los materiales ms frecuentemente utilizados como base de
los encapsulados y sus caractersticas.
c

B
ados I
Materiales
Captulo 8 : Encapsulado Coeficiente Coeficiente Constante
Elena Valderrama Material de conductividad de expansin Dielctrica
trmica (W/cm.K) (10-6/K)
Carburo
Ca bu o de Si
S (SiC)
(S C) ,
2,2 3,7
3, 42,0
,0
Captulos
Berilia (BeO) 2,0 6,0 6,7
1 2 3 4 5 6 7 Alumina (Al2O3) 0,3 6,0 9,5
Dixido de Si (SiO2) 0,01 0,5 3,9

8 9 10
Polimidas 0,004 - 3,5
Epoxy (PCBs) 0,003 1,5 5,0

Introduccin
Desde un punto de vista a prctico se pueden clasificar en dos grandes grupos: (1) Los materiales
Materiales cermicos (carburo de silicio, berilia y xido de Al) y (2) los materiales plsticos (dixido de Si,
polimidas y epoxy). Los primeros son los materiales ms adecuados desde el punto de vista de la
disipacin de calor ((allta conductividad trmica)) y del aislamiento elctrico ((alta constante
El conexionado dielctrica, sobre todo el SiC) y, aunque su coeficiente de expansin no es todo lo cercano al del
silicio (2,5x10-6/K) que lo
o que podramos desear, lo cierto es que el de los plsticos no es mejor. El
problema con los materia ales cermicos es que el resultan caros y ms difciles de procesar que los
Unin directa a substrato e hbridos plsticos, razn por la cual su uso queda restringido a (1) ASICs de muy alta densidad de
integracin en los que e la disipacin de calor sea crtica y/o (2) series pequeas. Muy
MCMs
frecuentemente los p proto
otipos
p se encapsulan
p en cermica y p posteriormente la serie se encapsula
p
Resumen en plstico.
Los plsticos vemos qu ue disipan mucho peor el calor (coeficientes de conductividad muy por
debajo de los de los cer
micos), pero resultan muy fciles de procesar y econmicos.
Los hilos conductores deben asegurar un conexionado estable en el tiempo y elctricamente

bueno. Por tanto se les pide
p que tengan:

B
ados I
Materiales
Captulo 8 : Encapsulado 1. Una resistencia elctrica
e baja
Elena Valderrama 2. Un coeficiente de

e autoinduccin bajo
3. Un coeficiente de e expansin trmica similar al del silicio, aunque esta condicin es menos
crtica que en el caso
c del material que forma la base
Captulos
4. Que sean fciles de soldar sobre los pads del circuito
1 2 3 4 5 6 7 5. Y que sean durab

bles, es decir, que no sufran corrosin fcilmente
La tabla siguiente muesstra algunos de los materiales ms frecuentemente utilizados como hilos
8 9 10
conductores.
Coeficiente Resistencia
Introduccin
Mate
erial de expansin (.cm)
Materiales (10-6/K)
Tipos de encapsulados Plata 19,0 1,0
El conexionado Cobre 17,0 1,7
Reglas de encapsulado Aluminio 23,0 2,8
Tungsteno 4,6 5,3

Molibdeno 5,0 5,3
MCMs
Resumen La plata y el cobre son lo

os materiales que tienen una menor resistencia, pero presentan problemas
de corrosin y son incom mpatibles con las altas temperaturas a los que se somete el encapsulado
cuando se utilizan cermmicas, as que el Al es el material ms frecuentemente utilizado. Tiene la
ventaja adicional que, puuesto que los pads del circuito tambin son del mismo material, el proceso
de unin a los pads es simple.

B
ados I
Tipos
p de encapsulados
p
Captulo 8 : Encapsulado Existe una verdadera muultitud de encapsulados (bases). Si atendemos a la forma de fijar el chip a
la placa PCB podemos clasificarlos
c en dos grandes grupos:
Elena Valderrama
1. Encapsulados dee insercin, cuyos pines atraviesan la placa de PCB. Su principal ventaja
es que pueden uttilizarse en PCBs multi-nivel.
Captulos 2. Encapsulados de e montaje superficial, en los que los chips se colocan sobre la superficie
del PCB. Su prin ncipal ventaja es que la soldadura de estos chips en los PCBs de montaje
1 2 3 4 5 6 7 superficial es fcilmente automatizable.
Si atendemos a la forma
a en la que se distribuyen los pines, los encapsulados se pueden clasificar
8 9 10
en tres grupos:
1. Encapsulados ddual-in-line o dual-in-parallel (DIL o DIP), en los que los pines estn
Introduccin ubicados en slo dos lados del encapsulado
Materiales 2. Chip-Carriers, en los que los pines se distribuyen por los 4 lados del encapsulado
3. Pin-Grid-Arrays (PGAs) y Ball-Grid-Arrays (BGAs). Los PGAs son encapsulados de

insercin en los que los pines se distribuyen
y por toda la superficie del encapsulado.,
El conexionado mientras que loss BGAs son su versin equivalente para montaje superficial, teniendo
pequeas pelottitas de material soldable distribuidas por toda la superficie del
encapsulado, en lugar de pines convencionales.
En todos los casos existe
en versiones de insercin y versiones de montaje superficial.
MCMs La figura 3 muestra algunos ejemplos de ambos tipos de encapsulados. En ella se han introducido
Resumen links a figuras especfica
as para los tipos de encapsulado ms relevantes, donde se comentan su
caractersticas, sus venta
ajas y sus desventajas.
ver figura >> 03
El fabricante o responssable del encapsulado suministrar al diseador informacin sobre los

encapsulados disponible
e; sus tamaos y la reglas de encapsulado.

B
ados I
Tipos
p de encapsulados
p
Captulo 8 : Encapsulado En casi todas las figuras de los encapsulados se han incluido dimensiones fsicas. A la hora de
escoger el encapsulado o el diseador deber valorar (1) el tamao apropiado de la cavidad
Elena Valderrama
(dimensiones H y G de e la figura) con respecto al tamao del dado de silicio y (2) el tamao
apropiado del encapsulado completo con respecto a la placa sobre el que ir montado.
Captulos Mucho habra que comentar sobre las ventajas y desventajas de cada encapsulado, aqu nos
vamos a limitar a esboza
ar una visin muy general:
1 2 3 4 5 6 7 1. Encapsulados co on pines por dos lados: Poseen un nmero relativamente bajo de pines
(hasta 48 o 64). Resultan fciles de testear una vez montados en placa. Existen versiones
8 9 10 de insercin (DIL
L o DIP) y de montaje superficial (SOP).
2. Encapsulado conn pines por sus 4 lados: Poseen un nmero mayor de pines (hasta 84).
Existen versione
es de insercin y existen diferentes versiones de montaje superficial
Introduccin
dependiendo de la forma de los pines (gull-wing, J-leaded, leadless,..).
Materiales 3. Encapsulado con n pines en toda su superficie: Son los encapsulado que permiten el mayor
Tipos de encapsulados nmero de pines (313), aunque resultan difciles de comprobar una vez montados en placa.
Existen versioness de insercin (PGA) y de montaje superficial (BGA).
El conexionado
4. Finalmente menccionar que hay en el mercado muchos otros encapsulados que tratan de
Reglas de encapsulado cubrir algunas necesidades
n de espacio muy concretas, como por ejemplo los flat-
Unin directa a substrato e hbridos packages, que sons encapsulado similares al DIP en los que los pines son muy largos y
salen horizontalees, esto es, sin doblarse hacia abajo, pensando en montarlo verticalmente
MCMs respecto a la placca, etc.
Resumen

B
ados I
El conexionado
Captulo 8 : Encapsulado Una vez se dispone del dado de Silicio y de la base del encapsulado, lo primero que se hace es
pegar el dado a la base,, evidentemente por la parte del dado que no contiene el circuito. La unin
Elena Valderrama
se suele hacer con una a pasta conductora, y se aprovecha esta unin para polarizar a tierra el
substrato. El siguiente pa
aso es la conexin entre los pads del dado y los pines de la base.
Captulos
wire-bonding
1 2 3 4 5 6 7
La unin entre pads del circuito
c y pines del encapsulado se realiza mediante hilos conductores (ver
8 9 10 figura 4.a). Esta unin n (en ingls wire-bonding), a diferencia de la soldadura, se realiza
directamente entre el hilo conductor y el material del pad (Al) y del pin, sin necesidad de un
material de unin como el estao. Para ello el extremo del hilo conductor y el material del pad se
Introduccin funden parcialmente utilizando ultrasonidos y calor. En el extremo del hilo se forma una pequea
pelota de material fundid do que se fuerza mecnicamente sobre el pad, quedando ambos unidos
Materiales
cuando los dos materiales se re-solidifican totalmente. El mismo proceso se repite en el extremo
Tipos de encapsulados del pin, entre ste y el hilo (figura 4.b).
El conexionado Las mquinas de wire-bo onding son capaces de hacer este proceso una y otra vez, para cada una
de las parejas pin-pad de
el chip.
Unin directa a substrato e hbridos ver figura >> 04
MCMs
Es muy importante que las uniones hilo-pad y hilo-pin sean no slo mecnicamente estables sino
Resumen tambin muy homogne eas en toda la superficie de contacto. De no ser as se crean micro-
cavidades que distorsion
nan el paso de corriente creando pequeas corrientes de fuga que a su vez
(1) provocan consumoss indeseados y (2) calientan la superficie de contacto. Asimismo es
importante asegurar quee la resistencia y la capacidad asociada a la unin sean lo menor posibles.

B
ados I
El conexionado
Captulo 8 : Encapsulado Para asegurar todos esttos parmetros es necesario un control preciso no slo de la temperatura,
ultrasonidos y el tiempo de aplicacin de stos, sino tambin de la longitud del hilo, la altura que
Elena Valderrama
alcanza, el ngulo con el que el hilo llega al pad, etc. (figura 4.c). El control de todos estos factores
justificarn algunas de la
as reglas de encapsulado que veremos ms adelante.
Captulos
El tape-automatic
c-bonding o TAB
1 2 3 4 5 6 7
La tcnica de conexionad do explicada hasta ahora resulta lenta cuando se trata de encapsular chips
8 9 10 a nivel industrial. Una altternativa de uso frecuente es el TAB.
El TAB es una tecnolog

t l ga
de
d conexin
i entre
t pines
i y pads
d que usa delgadas
d l d pistas
i t d metal
de t l
depositadas (grabadas) sobre una pelcula de polmero, que se colocan de manera que permitan
Introduccin realizar todas las conexio
ones pad-pin de un chip en (prcticamente) un slo paso.
Materiales La figura 5.a muestra un n cinta utilizada para el TAB. Las pistas de metal, como se puede ver en la
Tipos de encapsulados figura 5.b, quedan flotan
ntes en aquellas zonas en las que se ha eliminado el polmero (marcadas
en la figura).
g ) En p primerr lugar
g se ensambla el dado de silicio colocando una cierta cantidad de
El conexionado material conductor sobre e los pads a modo de pequeas pelotas (son los llamados bumps en la
figura) y se hacen coinciidir stos con los extremos de las pistas metlicas que quedan en la zona
central de la estructura utilizada para el TAB (ver figura 5.c). Una vez unido el dado de silicio, el
Unin directa a substrato e hbridos conjunto formado por sste ms la cinta-TAB se llevan a la base del encapsulado, haciendo ahora
coincidir la zona de lass pistas metlicas que han quedado flotantes debido al hueco perifrico
MCMs
sobre las reas de conexxin de los p pines y se p
procede igual.
g
Resumen
ver figura >> 05

B
ados I
El conexionado
Captulo 8 : Encapsulado Por supuesto la explicaacin expuesta se ha simplificado extraordinariamente. Los procesos de
bonding a travs del TA
AB tiene una gran complejidad, y la alineacin dado-cinta TAB y base del
Elena Valderrama
encapsulado-cinta TAB debe realizarse con gran precisin, pero lo que se desea aqu es
simplemente dar la idea de esta tcnica.
Captulos
El flip-chip
1 2 3 4 5 6 7
El flip-chip es una tcnica de conexionado introducida por IBM en la cual (1) se depositan unas
8 9 10 pequeas bolas de ma aterial conductor sobre cada uno de los pads del circuito (bumps) tal como
se haca en el TAB; (2) se
s coloca la pastilla, cara abajo (con el circuito mirando
mirando hacia la base del
encapsulado) con los buumps coincidiendo con pads del circuito y (3) se sueldan todas las parejas
Introduccin de pads y pines (pad+buump+pin) simultneamente.
Materiales Comparado con el wire-bbonding o el TAB, el flip-chip produce unos conexionados ms compactos
y con unas muy buenas caractersticas elctricas en lo que se refiere a resistencia e inductancia de
Tipos de encapsulados las conexiones. En la figura 6 se puede ver un esquema del flip-chip frente a la tcnica
El conexionado convencional de unin por
p wire-bonding, as como el detalle de tres bumps colocados sobre los
pads correspondientes.
Unin directa a substrato e hbridos ver figura >> 06
MCMs
nveniente de que los bumps deben depositarse sobre la oblea y no a nivel
El flip-chip tiene el incon
Resumen de la pastillas ya cortad da. Otro problema de esta tcnica, por otro lado muy buena, es que la
disposicin final del circu
uito dificulta la disipacin de calor.
Esta tcnica, utilizada originariamente como ya se ha dicho por IBM en el famoso IBM-360 y en
circuitos hbridos, ha sido
o mejorada y se usa hoy en da en los MCMs (como se ver ms adelante)
y en la unin directa a suubstrato.

B
ados I
Reglas
g de encapsulado
p
Captulo 8 : Encapsulado La tcnica estndar que
e se utiliza para el encapsulado de ASICs es el wire-bonding, y slo en
casos muy especficos es
e necesario utilizar alguna de las otras tcnicas. As, en este curso de
Elena Valderrama
introduccin al diseo de ASICs, las reglas de encapsulado las referiremos a esta tcnica
convencional.
Captulos Una vez seleccionado ele encapsulado el diseador puede definir la relacin pad-pin exacta que
desea y que mejor se va a adaptar a la placa sobre la que ir montada. No todas las relaciones
1 2 3 4 5 6 7 entre pines y pads son posibles como es fcil de entender; p.e., las relaciones que provoquen el
cruce de alguna pareja de cables de conexionado, o conexionados muy largos y por tanto con
8 9 10 resistencias e inductanccias altas no se podrn permitir. Para solventar estas dificultades, el
fabricante o responsablee del encapsulado suministra un conjunto de reglas de encapsulado
que la asignacin pines-p
pads propuesta por el diseador deber cumplir.
Introduccin Se llaman bondpads a losl pads del circuito (dado de silicio) sobre los cuales se unirn los hilos y,
similarmente, se llaman bondpines a las reas sobre la base del encapsulado sobre las que se
Materiales
unirn los hilos proceden
ntes del dado (figura 7.a). La idea general de las reglas de encapsulado es
Tipos de encapsulados sencilla: Conseguir distrribuciones homogneas de los hilos sin que estos se solapen ni sean
demasiado largos.
largos A tttulo de ejemplo,
ejemplo la figura 7.b
7 b muestra un diagrama de encapsulado
El conexionado
(bonding-diagram) corrrecto.
ver figura >> 07
MCMs No vamos a ver exhaustivamente todas las reglas de encapsulado porque, entre otras cosas,
d
dependen
d del
d l fabricante
f bi concreto con ell que se est
trabajando;
b j d pero s vamos a mostrar algunas
l
Resumen
de ellas. As por ejemplo
o:
1. Los bondpines se e distribuyen alrededor de los 4 lados de la cavidad donde se posiciona el

dado de silicio y se
s hallan numerados. El bondpin-1 est indicado por un bondpad de forma
distinto al resto, y el resto de pines se cuentan en el sentido contrario al de las agujas del
relojj ((ver 7.b).
)

B
ados I
Reglas
g de encapsulado
p
Captulo 8 : Encapsulado 2. La base del enca apsulado debe haberse seleccionado de forma que, una vez colocado el
dado de silicio en
e su interior, la longitud de los hilos necesarios para la conexin sea lo
Elena Valderrama
menor posible. El
E dado tampoco puede quedar totalmente pegado a las paredes de la
cavidad porque la mquina de bonding requiere un mnimo espacio para maniobrar. En
consecuencia el tamao de la cavidad del encapsulado fija no slo el tamao mximo del
consecuencia,
Captulos
dado que se pue ede colocar en su interior, sino tambin su tamao mnimo (dados muy
grandes no caben n; dados muy pequeos requieren hilos de conexin demasiado largos).
1 2 3 4 5 6 7
3. Los hilos no debeen (1) ser muy largos (puesto que provocan Rs, Cs y Ls desaconsejadas),
8 9 10 (2) no pueden qu uedar demasiado elevados y (3) no pueden cruzarse. Esto limita qu pads
pueden conectarse a qu pines, de modo que se suele aconsejar seguir la siguiente reglas
para definir las conexiones
c pad-pin: El dado se debe partir (virtualmente) en 8 sectores
como indica la fig
gura 8.a. Slo estn permitidas las uniones que afecten a pads y pines que
Introduccin
estn en el mismo sector.
Materiales
ver figura >> 08
El conexionado 4. Los hilos, como ya

y se ha dicho, no se pueden cruzar entre s; y los ngulos formados por la
Reglas de encapsulado lnea que une caada bondpad con su bondpin y el lado del dado (ver figura 9.b) debe ser
mayor a 45.
MCMs ver figura >>09
Resumen
Cada fabricante aade las
l reglas que cree oportuno y que mejor se adaptan a su tecnologa de
encapsulado. Es respon nsabilidad del diseador asegurarse que su eleccin de encapsulado y la
asignacin entre pines y pads cumplen las reglas de encapsulado.

B
ados I

Captulo 8 : Encapsulado En casos muy especfico os ser necesario colocar el dado de silicio directamente sobre la placa de
PCB, sin encapsulado protector.
p Tanto el wire-bonding, el TAP o el flip-chip son tcnicas que
Elena Valderrama
pueden utilizarse para la
a unin directa a substrato.
Los encapsulados hbrid dos (ver figura 10) utilizan un substrato fino para fijar sobre l distintos
Captulos dispositivos; ASICs, circu
uitos integrados estndar y componentes ms sencillos como capacidades
o resistencias minscu ulas. Este substrato puede ser la base de un encapsulado que
1 2 3 4 5 6 7 posteriormente se sellar y quedar, a la vista del diseador, como un nico chip.
8 9 10
ver figura >> 10
Introduccin
Materiales
El conexionado
MCMs
Resumen

B
ados I
MCMs ((Multi Chip

p Modules))
Captulo 8 : Encapsulado Los MCMs son el ltimo o nivel de evolucin de los hbridos, en los que se han introducido dos
conceptos/tcnicas adicionales:
Elena Valderrama
1. Se ha ampliado el rango de substratos utilizables sobre los cuales colocar los dados de
silicio. Uno de esstos substratos merece algn comentario especial: El Silicio.
Captulos Los llamados MC CMs activos utilizan como substrato el propio silicio, colocando sobre l
dados de distinta as procedencias (p.e. algn/os ASIC/s, algn/os CIs estndar como podra
1 2 3 4 5 6 7 ser un microcontrolador, componentes bsicos e incluso se podra pensar en introducir
sensores o actua adores integrados), encapsulndose finalmente juntos. La gran ventaja de
8 9 10 utilizar silicio como
c substrato es que sobre l pueden integrarse (con tcnicas
fotolitogrficas) pistas
p metlicas y tambin otros dispositivos activos (p.e.,
(p e transistores).
transistores)
Estos pequeos circuitos integrados sobre la base de silicio pueden constituir verdaderas
Introduccin conexiones inteligentes entre los distintos circuitos integrados en los dados o, p.e. se
puede integrar so obre el substrato circuitera para el auto-test de los componentes.
Materiales
2. Sobre los circuito
os integrados, y tras depositar la ltima capa de pasivacin, se deposita
una capa de material
m aislante (polmeros) por fotolitografa y sobre ella se colocan
El conexionado pequeos cuadra ados de Al que harn las funciones de pads. Gravando la capa de aislante
se pueden conecctar estos pads a pistas del circuito. De este modo se puede utilizar toda la
Reglas de encapsulado superficie del dad
do de silicio para colocar pads, aumentando espectacularmente el nmero
Unin directa a substrato e hbridos de seales que se
s puede entrar/sacar del circuito sin aumentar la superficie del mismo.
MCMs La figura 11 muestra un esquema del conexionado de un MCM. En la figura 12 puede verse la foto
de un MCM y la placa a la que substituye.
substituye
Resumen
ver figura >> 11
ver figura >> 12

B
ados I
Resumen
Captulo 8 : Encapsulado Una vez fabricados y coortados los dados de silicio que constituyen el circuito es necesario fijarlos
sobre algn tipo de base
e que permita conectarlo con el resto de los componentes electrnicos del
Elena Valderrama
sistema a la vez que le sirva de proteccin y asegure una disipacin trmica conveniente. Esta
base toma la forma, en la
a gran mayora de los casos, de un encapsulado.
Captulos El diseador puede opta

ar entre una amplia gama de encapsulados con caractersticas particulares.
La eleccin debe basarse en:
1 2 3 4 5 6 7 1. Capacidad de dissipacin de calor (encapsulados plsticos o cermicos)
2. Nmero de piness:
8 9 10
Ordenados de menor a mayor
y nmero de p
pines: DIL o DIP;; chip-carries;
p ; PGAs o
BGAs.
Introduccin 3. Del tamao de la
a cavidad y del dado de silicio
Materiales 4. Del tamao tota
al del encapsulado y el espacio disponible en la placa en la que vaya
montado.
Una vez seleccionado ell encapsulado el diseador puede definir la relacin entre pads del circuito
El conexionado
y pines del encapsulado,, siempre de acuerdo con la reglas de encapsulado.
Existe la posibilidad de introducir
i varios dados distintos sobre una misma base, constituyendo los
Unin directa a substrato e hbridos que se conoce como m dulo multi-chip o MCM (Multi-Chip-Module). Los MCMs permiten colocar
sobre una misma base circuitos estndar (p.e., memorias), ASICs, sensores y/o actuadores, etc,
MCMs fabricados con diferentess tecnologas.
Resumen Finalmente, otra opcin en caso de que la disponibilidad de espacio en el sistemas sea mnima es
el direct-bonding o unin
n directa del dado sobre la placa de circuito.

B
ados I
Figura 1
Encapsulado
Proceso tecnolgico
Corte
Chip
Generacin Pastillas (dice)

de las
Layout
y mscaras
... etc
Mscaras (una por nivel) Oblea de Si
Mscara
difusiones
dif i P
Mscara de
e rea
activa

B
ados I
Figura 2
Encapsulado
Dado de Si (ASIC
C)
Base del encapsulado
Hilo (wire-bonding)
p
pin

B
ados I
Encapsulados de insercin
Encapsulados de montaje superficial
Figura 3
ir a PDI
IP>>
ir a SOP>>
ir a LCC.1>>
ir a LCC.2>>
ir a PGA
A>>
ir a VSQF>>
y :
Otros: Ball-Grid-Array ir a BGA>>

B
ados I
Figura 3.1
Encapsulado PDIP

B
ados I
Figura 3.2 Encapsulado PGA

B
ados I
Figura 3.3
Detalle de los pines (tipo Gull-wing o ala

de gaviota
Encapsulado SOP

B
ados I
Figura 3.4 Encapsulado LCC (Leadless Chip Carrier)
Detalle de los pines (internos). De

ah el nombre de leadless.

B
ados I
Figura 3.5 Encapsulado de tipo Chip

Chip--Carrier (LCC)
J-leaded
Detalle de los pines en forma de J

(J-leaded)
Existen encapsuladoss simulares con formas de pines diferentes: Ver foto>>

B
ados I
Figura 3.6
Detalle del pin de tipo butt

B
ados I
Figura 3.7
Enc
capsulado VSQF
Gull
Gull-
-wing

B
ados I
Encapsulado BGA
Figura 3.8

B
ados I
a : Wire-bonding
g
bondpad
Figura 4 hilo conector
bondpin
4.a
Base del
encapsulado
Dado de Si
S
onexin
etalle de una co
bondpad bond
dpin
4.b : Proceso de ball-bonding

4.c : De

B
ados I
Figura 5
TAB : Tape Automatic Bonding
5.a
Partes flotantes de
la pistas de metal
hu c s en
huecos n ell film
5.c : proceso
5.b

B
ados I
Figura 6
6.a
Unin directa a substrato

s Flip-
Flip-chip
6.b
Detalle de 3 bumps

B
ados I
Figura 7
Bondpad
Bondpin
7.a: Bond
Bond-
-pad y Bond
Bond-
-pin 7.b: Ejemplo de asignacin correcta

B
ados I
Figura 8
8
8.a: P
Particionado
ti i d en sectores
t 8 b A
8.b: Asignacin
i i correcta
t

B
ados I
Figura 9
8.a: Regla sobre los ngulos 8.b: Asignacin incorrecta

B
ados I
Figura 10
Microsistema donde se puede observar dos dados

unidos directamente a substrato (direct-bond
ding) Hbrido: Distintos tipos de componentes
encapsulados sobre una misma base

B
ados I
Figura 11
Gentileza del Dr. Cabruja; CNM-Barcelona
Esqu
uema de un encapsulado MCM

B
ados I
Figura 12
Gentileza del Dr. Cabruja; CNM-Barcelona
MC
CM y circuito al que sustituye

B
ados I

B

Empaquetado PDF

Cargado por

Información del documento

Título original

Derechos de autor

Formatos disponibles

Compartir este documento

Compartir o incrustar documentos

Opciones para compartir

¿Le pareció útil este documento?

¿Este contenido es inapropiado?

Copyright:

Formatos disponibles

Empaquetado PDF

Cargado por

Copyright:

Formatos disponibles

pgina >>1 Diseo de Circuitos Integra

Introduccin al Diseo de CIs Captulo 8: Encapsulado

on todava inutilizables, es necesario hacer algo para que stas puedan

1 PCB: Printed Circuit Board

Ingeniera Informtica Universidad Autnoma de Barcelona

Unin directa a substrato e hbridos

Ingeniera Informtica Universidad Autnoma de Barcelona

El conexionado 1. Sea robusta

Reglas de encapsulado 2. Tenga una alta co

Unin directa a substrato e hbridos 3. Tenga un coeficie

5. Est compuesta por materiales fciles de procesar

Ingeniera Informtica Universidad Autnoma de Barcelona

1 2 3 4 5 6 7 Alumina (Al2O3) 0,3 6,0 9,5

Dixido de Si (SiO2) 0,01 0,5 3,9

Epoxy (PCBs) 0,003 1,5 5,0

Los hilos conductores deben asegurar un conexionado estable en el tiempo y elctricamente

Ingeniera Informtica Universidad Autnoma de Barcelona

Elena Valderrama 2. Un coeficiente de

1 2 3 4 5 6 7 5. Y que sean durab

Tipos de encapsulados Plata 19,0 1,0

El conexionado Cobre 17,0 1,7

Reglas de encapsulado Aluminio 23,0 2,8

Tungsteno 4,6 5,3

Resumen La plata y el cobre son lo

Ingeniera Informtica Universidad Autnoma de Barcelona

3. Pin-Grid-Arrays (PGAs) y Ball-Grid-Arrays (BGAs). Los PGAs son encapsulados de

ver figura >> 03

El fabricante o responssable del encapsulado suministrar al diseador informacin sobre los

Ingeniera Informtica Universidad Autnoma de Barcelona

Ingeniera Informtica Universidad Autnoma de Barcelona

Unin directa a substrato e hbridos ver figura >> 04

Ingeniera Informtica Universidad Autnoma de Barcelona

El TAB es una tecnolog

ver figura >> 05

Ingeniera Informtica Universidad Autnoma de Barcelona

Unin directa a substrato e hbridos ver figura >> 06

Ingeniera Informtica Universidad Autnoma de Barcelona

1. Los bondpines se e distribuyen alrededor de los 4 lados de la cavidad donde se posiciona el

Ingeniera Informtica Universidad Autnoma de Barcelona

El conexionado 4. Los hilos, como ya

MCMs ver figura >>09

Ingeniera Informtica Universidad Autnoma de Barcelona

Unin directa a substrato e hbridos

Unin directa a substrato e hbridos

Ingeniera Informtica Universidad Autnoma de Barcelona

MCMs ((Multi Chip

ver figura >> 12

Ingeniera Informtica Universidad Autnoma de Barcelona

Captulos El diseador puede opta

Ingeniera Informtica Universidad Autnoma de Barcelona

Generacin Pastillas (dice)

Ingeniera Informtica Universidad Autnoma de Barcelona

Base del encapsulado

Ingeniera Informtica Universidad Autnoma de Barcelona

Ingeniera Informtica Universidad Autnoma de Barcelona

Ingeniera Informtica Universidad Autnoma de Barcelona

Figura 3.2 Encapsulado PGA

Ingeniera Informtica Universidad Autnoma de Barcelona

Detalle de los pines (tipo Gull-wing o ala

Ingeniera Informtica Universidad Autnoma de Barcelona

Figura 3.4 Encapsulado LCC (Leadless Chip Carrier)

Detalle de los pines (internos). De

Ingeniera Informtica Universidad Autnoma de Barcelona