Documentos de Académico
Documentos de Profesional
Documentos de Cultura
084 - Apuntes Contadores Asincronos y Sincronos 11 - 12 PDF
084 - Apuntes Contadores Asincronos y Sincronos 11 - 12 PDF
En este diagrama podemos observar una conexin muy parecida a la de la figura anterior, el integrado cuenta con cuatro FF tipo "J-
K", cada una de las salidas de los FF representa un BIT, desde Q0 (LSB), hasta Q3 (MSB).
Cada uno de los FF cuenta con una entrada de reloj, pero en este caso, solamente dos son accesibles desde el exterior, la entrada del
primer FF (CP 0), y la del segundo FF (CP 1), esta configuracin nos permite utilizar los ltimos tres FF como contador de tres bits
y el primero por separado, o utilizar los cuatro bits para la cuenta.
Todos los FF cuentan con una entrada de RESET, la cual se encuentra conectada a una compuerta NAND de dos entradas, las cules
son accesibles desde el exterior (MR 1 y MR 2), de esta manera se puede logra el reset del contador desde dos puntos diferentes.
La tabla nos muestra la cuenta mxima de un contador MOD 6, el cul sera el nmero 5 (101), por lo que necesitamos hacer que
nuestro contador "recicle" su cuenta al pasar de este nmero al siguiente.
En la siguiente figura, se representa el diagrama del contador que necesitamos.
El funcionamiento de este circuito es bsicamente el mismo que hemos visto hasta ahora, pero al agregar una compuerta NAND
como control de las entradas de RESET, podemos hacer que nuestro contador se recicle al llegar al nmero que deseemos.
Cada una de las entradas est conectada a la salida de un FF, dependiendo de cules BITS sea, la compuerta ordenar el RESET a
todos los FF, enviando la cuenta a cero o "reciclndola".
En este caso, una de las entradas de la compuerta NAND est conectada a la salida Q1 (Segundo BIT), y la otra a Q2 (Tercer BIT),
por lo que solamente habr un pulso de RESET a la salida en la compuerta cuando sus dos entradas se encuentren en el estado
CONTADORES SNCRONOS
Como vimos anteriormente, los contadores de rizo no pueden ser utilizados para llevar cuentas precisas, cuando necesitamos la
mayor precisin posible, se deben utilizar los Contadores Sncronos o "Paralelos".
A diferencia de su contraparte el contador de rizo, el contador sncrono o "Paralelo" lleva una conexin un tanto diferentes sobre los
FF, esto puede aumentar su complejidad, pero es la nica manera de obtener el menor retraso posible para operar de manera
confiable y alcanzar mayores velocidades de conteo.
En los contadores paralelos, todos los FF cambian al mismo tiempo, lo que reduce la propagacin a un solo valor (el tiempo que
tarda en cambiar de estado un solo FF).
La siguiente figura ilustra el circuito de un contador sncrono (Paralelo):
Como podemos observar en la grfica anterior, el primer BIT siempre cambia de estado con cada pulso de reloj, el segundo cambia
cada dos, el tercero cada cuatro, y el cuarto cada ocho.
En los contadores asncronos, este efecto es automtico y no hay que preocuparse por l, pero en el caso de los contadores sncronos,
tenemos que forzar a cada FF a complementarse de manera precisa y controlada
Para que este cambio se lleve a cabo, se utilizan las dos compuertas, tomemos como ejemplo la compuerta de dos entradas,
solamente cuando sus dos entradas se encuentren en el estado alto (BIT 1 = 1 y BIT 2 =1), la salida ser alta, y por lo tanto "J-K" del
tercer FF tambin, al llegar el pulso del reloj, este podr complementarse. Y en el caso de la compuerta de tres entradas el caso es
idntico, solamente cuando sus tres entradas sean altas, su salida ser alta, y el cuarto FF podr cambiar.
En otras palabras, EL FF 1 se complementa sin ayuda alguna, ya que sus entradas "J-K" le permiten hacerlo libremente, el segundo
FF depende de la salida del primero, el tercero depende de de los dos primeros, el cuarto de los tres primeros, y as sucesivamente si
le seguimos colocando ms BITS (FF) al contador.
Los cambios en las entradas de las compuertas suceden con cada pulso del reloj, de manera que mientras la transicin correcta llega,
los FF que deban complementarse ya estn "preparados" y responden inmediatamente a la seal de reloj.
Una ventaja derivada de la primera es que el tiempo de propagacin se reduce al mnimo, ya que el conteo slo debe propagarse por
una o dos compuertas y un FF (Ya que cambian al mismo tiempo, y no dependen de otro FF para operar).
Por lo que el retardo de estos contadores va a ser mucho menor al de un contador asncrono con el mismo nmero de FF (BITS).
Entrada CPD: Esta entrada slo responder a las TP (Transiciones positivas) de la seal de reloj, se puede identificar
claramente por la falta de un crculo o una lnea debajo del smbolo de la entrada. Y su propsito es el de enviar los pulsos de
reloj para activar la cuenta Descendente.
Entrada PL: Esta entrada slo ser activa al estar en el estado BAJO, se puede identificar claramente por el pequeo crculo
o una lnea debajo del smbolo de la entrada. Y su propsito es el de enviar los pulsos para activar la carga de un nmero
paralelo pre-establecido.
Entrada MR: Esta entrada slo ser activa al estar en el estado BAJO se puede identificar claramente por el pequeo crculo
o una lnea debajo del smbolo de la entrada. Esta entrada es la encargada de activar el RESET general, enviando todas las
salidas al estado BAJO, es decir, al nmero 0000.
Entradas D0 - D3: Estas entradas slo sern activas al estar en el estado ALTO, se puede identificar claramente por la falta
de un crculo o una lnea debajo del smbolo de la entrada. SU propsito es el de albergar el nmero binario paralelo que va a
ser cargado al activar el pin PL.
Salidas Q0 - Q3: Las cuatro salidas del contador, desde el LSB (Q0), hasta el MSB (Q3).
Salida TCU: Esta salida enviar un pulso cada vez que el contador se recicle, en el modo de conteo ascendente.
Salida TCD: Esta salida enviar un pulso cada vez que el contador se recicle, en el modo de conteo descendente.