I.E.S.

JUAN DE LA CIERVA
CICLO FORMATIVO DE GRADO SUPERIOR
DESARROLLO DE PRODUCTOS ELECTRNICOS
LGICA DIGITAL Y MICROPROGRAMABLE
1 DICIEMBRE 2000

Nombre:. N de Matricula:..

1. Demostrar mediante los postulados del lgebra de Boole que es cierta la

igualdad:

a (a.b) . b(a.b) = a b

(1 puntos)

2. Demostrar mediante los postulados del lgebra de Boole que es cierta la

igualdad:
f = a.b.c + a c = a + b.c
(1 puntos)

3. Expresar el nmero decimal 760,25 en los siguientes cdigos: Binario Natural,

BCD y hexadecimal.
(1 puntos)

4. Disear con puertas lgicas un codificador de prioridad de 4 entradas activas a

nivel bajo, sus salidas correspondientes en binario natural activas a nivel alto y
una salida que indique que no hay ninguna entrada activa.

(2 puntos)
5. Utilizando un C.I. del tipo 74155, implementar un decodificador de 4 a 8 lneas
(2 puntos)

6. En el circuito de la figura que se entrega en la hoja adjunta, obtener:

La tabla de verdad de la Funcin F1 ordenando las variables en el orden
d,c,b,a ,siendo la d la de mayor peso
La tabla de verdad de la Funcin F2 ordenando las variables en el orden
d,c,b,a ,siendo la d la de mayor peso
La tabla de verdad de la Funcin F3 ordenando las variables en el orden z,
y, x ,siendo la z la de mayor peso
La tabla de verdad de la Funcin F4
Implementar la funcin F3 con un multiplexor del tipo 74153 y una puerta
inversora.
Implementar la funcin F2 con puertas lgicas
Implementar la Funcin F1 con un decodificador de 4 a 16 lneas del tipo
74154

Lgica Digital y Microprodramable Curso 1999-2000 1

 I.E.S. JUAN DE LA CIERVA
CICLO FORMATIVO DE GRADO SUPERIOR
DESARROLLO DE PRODUCTOS ELECTRNICOS
LGICA DIGITAL Y MICROPROGRAMABLE
1 DICIEMBRE 2000

7. Disear un circuito,. utilizando circuitos MSI, que acepte como entrada dos
palabras de 4 bits A y B, entregando a su salida otra palabra Z tambin de 4 bits, de tal
forma que si
A < B entonces Z = B
A > B entonces Z = A
(2 puntos)

8. Sintetizar un visualizador de cuatro dgitos decimales, realizado con displays de

siete segmentos en nodo comn y decodificador de BCD a 7 segmentos del tipo 7447. El
visualizador deber cumplir las siguientes normas:
Si el nmero decimal a representar es menor de 1.000, no debern encenderse los
ceros no significativos de la izquierda.
El cero decimal se representar por un solo 0 en la posicin de menor peso.
(2 puntos)
9. Analizar el circuito de la figura 1, obteniendo su tabla de verdad escribiendo
ordenadamente de izquierda a derecha los distintos valores que toman las variables a, b y c.
Seguidamente utilizando un multiplexor del tipo 74153 y puertas lgicas realiza un circuito
que cumpla la tabla de verdad del circuito.

Lgica Digital y Microprodramable Curso 1999-2000 2

 Tabla de funcionamiento del
decodificador de 4 a 10 lneas 7442

BCD/DEC 1
0 0
2
1 1
3
15 2 2
A 1 4
14 3 3
B 2 5
13 4 4
C 4 6
12 5 5
D 8 7
6 6
9
7 7
10
8 8
11
9 9

ANSI-IEEE 91-1984

Tabla de funcionamiento del multiplexor

74151
7 MUX
G EN
11
A 0
10 0
B G7
9
C 2
4
D0 0 5
3 Y
D1 1 6
2 W
D2 2
1
D3 3
15
D4 4
14
D5 5
13
D6 6
12
D7 7

ANSI-IEEE 911984

Y = A B C D0 + A B C D1 + A B C D2 + A B C D3 + A B C D4 + A B C D5 + A B C D6 + A B C D7

1
 Tabla de funcionamiento del
multiplexor 74153
14
A 0
2 G 0
B 1 3

1
1G EN MUX
6
1C0 0
5 7 1Y
1C1 1
4
1C2 2
3
1C3 3
15
2G
10
2C0
11 9
2C1 2Y
12
2C2
13
2C3

Decodificador de 4 a 16 lneas EL 74154

__ __ Ent. binarias Salidas
1G 2G A3 A2 A1 A0 0 1 2 3 4 5 6 7 8 9 10 11 12 13 14 15
74154 H H X X X X H H H H H H H H H H H H H H H H
BIN/DEC 0 1
H L X X X X H H H H H H H H H H H H H H H H
2
1 L H X X X X H H H H H H H H H H H H H H H H
23 3
A0 1 2 L L L L L L L H H H H H H H H H H H H H H H
4
22 3 L L L L L H H L H H H H H H H H H H H H H H
A1 2 5
4 L L L L H L H H L H H H H H H H H H H H H H
A2 21 6
4 5
7 L L L L H H H H H L H H H H H H H H H H H H
A3 20 6
8 L L L H L L H H H H L H H H H H H H H H H H
8
7
9 L L L H L H H H H H H L H H H H H H H H H H
8
10 L L L H H L H H H H H H L H H H H H H H H H
9
10 11 L L L H H H H H H H H H H L H H H H H H H H
11 13 L L H L L L H H H H H H H H L H H H H H H H
12 14 L L H L L H H H H H H H H H H L H H H H H H
13 15 H H H H H H H H H H L H H H H H
L L H L H L
14 16
G1 L L H L H H H H H H H H H H H H H L H H H H
& 15 17
H H H H H H H H H H H H L H H H
G2 L L H H L L
L L H H L H H H H H H H H H H H H H H L H H
ANSI-IEEE 91-1984 H H H H H H H H H H H H H H L H
L L H H H L
L L H H H H H H H H H H H H H H H H H H H L

2
 Doble decodificador de 2 a 4 lneas
74155
Tabla de funcionamiento
X/Y
7
0 1Y0
2 & 6
1G 1 1Y1
1 EN 5
1C 2 1Y2
4
13 3 1Y3
A 1 9
3 0 2Y0
B 2 10
1 2Y1
14 & 11
2G 2 2Y2
15 EN 12
2C 3 2Y3

ANSI-IEEE 91-1984